【技术实现步骤摘要】
本专利技术涉及一种移位寄存器及采用该移位寄存器的液 晶显示装置。
技术介绍
目前薄膜晶体管(Thin Film Transistor, TFT)液晶显示装 置已逐渐成为各种数字产品的标准输出设备，在制造过程 中，需要设计适当的驱动电路以保证其稳定工作。通常，液晶显示装置的驱动电路包括一数据驱动电路及 一扫、描驱动电路。数据驱动电路用于控制每一像素单元的显 示亮度，扫描驱动电路则用于控制薄膜晶体管的导通与截 止。该二驱动电路均应用移位寄存器作为核心电路单元。通 常，移位寄存器是由多个移位寄存单元串联而成，并且前一 移位寄存单元的输出信号为后一移位寄存单元的输入信号。请参阅图l，其是一种现有技术移位寄存器的移位寄存 单元的电路图。该移位寄存单元100包括一第一时钟反相电 路IIO、 一换流电路120及一第二时钟反相电路130。该移位寄 存单元100的各电路均由PMOS(P國channel Metal-Oxide Semiconductor, P沟道金属氧化物半导体)型晶体管组成，每 一 PMOS型晶体管均包括 一 栅极、 一 源极及 一 漏极。该第一时钟反相电路...
【技术保护点】
一种移位寄存器，其包括多个移位寄存单元，其特征在于：每一移位寄存单元均受外部电路的时钟信号、前一级移位寄存单元的输出信号及后一级移位寄存单元的反相输出信号控制，每一移位寄存单元包括一第一上拉电路、一第二上拉电路、一第一下拉电路、一第二下拉电路、一第一反相电路、一第二反相电路及一输出电路，该第一、第二上拉电路、第一、第二下拉电路及该输出电路具有一第一公共节点，该第一上拉电路、第二下拉电路及该输出电路具有一第二公共节点，该第一反相电路连接在该第一、第二公共节点之间，该第一、第二上拉电路为该第一公共节点提供高电平信号，该第一、第二下拉电路为该第一公共节点提供低电平信号，该输出电路...
【技术特征摘要】
1. 一种移位寄存器，其包括多个移位寄存单元，其特征在于每一移位寄存单元均受外部电路的时钟信号、前一级移位寄存单元的输出信号及后一级移位寄存单元的反相输出信号控制，每一移位寄存单元包括一第一上拉电路、一第二上拉电路、一第一下拉电路、一第二下拉电路、一第一反相电路、一第二反相电路及一输出电路，该第一、第二上拉电路、第一、第二下拉电路及该输出电路具有一第一公共节点，该第一上拉电路、第二下拉电路及该输出电路具有一第二公共节点，该第一反相电路连接在该第一、第二公共节点之间，该第一、第二上拉电路为该第一公共节点提供高电平信号，该第一、第二下拉电路为该第一公共节点提供低电平信号，该输出电路在该第一、第二公共节点的控制下选择输出时钟信号或低电平信号，该第二反相电路将输出电路的输出信号反相后输出。2. 如权利要求1所述的移位寄存器，其特征在于每一移位 寄存单元还包括一时钟信号输入端、 一高电平输入端、 一低电 平输入端、 一第一输入端、 一第二输入端、 一输出端及一反相 输出端，该时钟信号输入端接收外部电路的时钟信号，该高电 平输入端接收外部电路的高电平信号，该低电平输入端接收外 部电路的低电平信号，该第一输入端电连接至前一级移位寄存 单元的输出端，该第二输入端电连接至后一级移位寄存单元的 反相输出端，该输出端电连接至后一级移位寄存单元的第一输 入端，该反相输出端电连接至前一级移位寄存单元的第二输入 端，该第 一 上拉电路受该第 一 输入端及该第二公共节点控制， 该第二上拉电路受该第一、第二输入端控制，该第一下拉电路 受该第一输入端控制，该第二下拉电路受该第二输入端及该第 二公共节点控制。3. 如权利要求2所述的移位寄存器，其特征在于该第一上 拉电路包括 一 第 一 晶体管及 一 第二晶体管，该第 一 晶体管的栅 极电连接该第一输入端，其源极电连接该高电平输入端，其漏才及电连4妾该第二晶体管的源才及，该第二晶体管的4册极电连接该 第二公共节点，其漏极电连接该第一公共节点。4. 如权利要求3所述的移位寄存器，其特征在子该第二上 拉电路包括 一 第三晶体管及 一 第四晶体管，该第三晶体管的栅 极电连接该第一输入端，其源极电连接该高电平输入端，其漏 极电连接该第四晶体管的源极，该第四晶体管的栅极电连接该 第二输入端，其漏极电连接该第一公共节点。5. 如权利要求4所述的移位寄存器，其特征在于该第一下 拉电路包括 一 第五晶体管，该第五晶体管的栅极电连接该第一 输入端，其源极电连...
【专利技术属性】
技术研发人员：江建学，陈思孝，
申请(专利权)人：群康科技深圳有限公司，群创光电股份有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。