包括比较当前和先前区段地址的数据读取方法和有关装置制造方法及图纸

一种包括比较当前和先前区段地址的数据读取方法和有关装置。存储装置包括在存储器单元的多个区段中设置的存储器单元阵列，每个区段包括存储器单元的多个子区段。存储装置的操作包括：从控制器提供当前读取操作的包括当前区段地址部分和当前子区段地址部分的当前存储器地址；比较当前区段地址部分与先前读取操作的先前区段地址部分。当当前区段地址部分与先前区段地址部分不同时，在控制器使能等待信号，同时将数据的区段从存储器单元阵列复制到区段缓冲器，数据的区段从由当前存储器地址的当前区段地址定义的存储器单元的区段被复制。在将数据的区段复制到区段缓冲器之后，来自区段缓冲器中的数据的区段的数据的子区段可以发送给控制器。

【技术实现步骤摘要】

本专利技术总的来讲涉及一种电子存储器，更具体地讲，涉及一种从电子存 储器读取数据的方法以及有关装置。
技术介绍
闪存可被构造为NOR闪存或NAND闪存。在NOR闪存中，存储器单 元被并行连接到比特线，从而如果任一存储器单元通过相应的字线(wordline) 被接通，那么比特线变低。在NAND闪存中，多个晶体管串联，从而与NOR 闪存相比，NAND闪存结构可提供的存储器单元的密度更高。此外，与NOR 闪存相比，NAND闪存可提供更短的编程(programming)和擦除时间。例如，在第EP1619588A1号欧洲专利公布中讨论了对NAND闪存的读 取操作。具体地讲，可从CPU接收地址，并将其保持在请求地址寄存器中。 对NAND闪存进行的当前访问的地址可以被保持在当前地址寄存器中。可读 取从CPU接收的地址中的页地址，并将其与正在NAND闪存中访问的当前 页进行比较。如果所请求的页与当前页不同，那么做出决定通过提供所请求 的页地址来产生对NAND闪存的随机读取。当前地址寄存器中的页地址被更 新以反映新请求的页地址。当前寄存器中的字节地址被更新以读取字节0(或 者是正在以不同的读取模式操作NAND闪存时，正被寻址(address)的页的 片段(segment)中的第一字节)。随后，上述读取操作结束，被寻址的页的 数据被放置在数据寄存器中，从而将来在RE脉沖的控制下被逐字节地读出。 随着每一字节被读出，在当前寄存器中字节地址被更新。
技术实现思路
根据本专利技术的一些实施例，存储装置可包括在存储器单元的多个区段中设置的存储器单元阵列，存储器单元的每个区段包括存储器单元的多个子区段。存储装置的操作可包括从控制器提供用于当前读取操作的当前存储器地址，当前存储器地址包括当前区段地址部分和当前子区段地址部分。当前 区段地址部分与先前读取操作的先前区段地址部分可被比较。当当前区段地 址部分与先前区段地址部分不同时，可在控制器使能等待信号。在控制器使 能等待信号的同时，可将数据的区段从存储器单元阵列复制到区段緩冲器， 其中，数据的区段从由当前存储器地址的当前区段地址定义的存储器单元的 区段被复制。在将数据的区段复制到区段緩冲器之后，数据的子区段可以从 区段緩冲器中的数据的区段被发送给控制器。在将数据的区段复制到区段緩 冲器之后和在发送数据的子区段之前，可以在控制器使等待信号无效。当当前区段地址部分与先前区段地址部分相同时，等待信号可以无效。 此外，在控制器使等待信号无效的同时，可以将来自先前读取操作的数据的 区段保持在区段緩冲器中，区段緩冲器中的数据的子区段可以从区段緩冲器 被发送。当先前区段地址部分与当前区段地址部分不同时，响应于使能等待 信号，可以在控制器屏蔽时钟信号，当先前区段地址部分与当前区段地址部 分相同时，响应于使等待信号无效，可以在控制器屏蔽时钟信号。屏蔽时钟信号的步骤可包括在逻辑门将使能的等待信号与输入时钟信号组合，以使 响应于使能等待信号在逻辑门的输出没有时钟信号被提供，不屏蔽时钟信号 的步骤可包括在逻辑门将无效的等待信号与输入时钟信号组合，从而响应 于使等待信号无效在逻辑门的输出提供输出时钟信号。更具体地讲，逻辑门 可包括AND门、NAND门、OR门和/或NOR门。存储器单元阵列中存储器单元的每个区段可包括存储器单元的一页，存 储器单元的每个子区段可包括存储器单元的 一字节。在为当前读取操作提供 当前存储器地址之前，可以将先前读取操作的先前区段地址部分保存在先前 地址寄存器中；当当前区段地址部分与先前区段地址部分不同时，可以将当 前区段地址部分复制到先前地址寄存器。存储器单元阵列可包括半导体基底 上的集成电路存储器单元阵列，将当前区段地址部分与先前区段地址部分进 行比较的步骤可包括使用比较电路来比较当前区段地址部分和先前区段地 址部分，比较电路可被设置在半导体基底上。存储器单元阵列可包括存储器单元的多个串，每个串包括在串选择晶体 管和地选择晶体管之间串联的多个存储器单元晶体管。此外，存储器单元阵列的存储器单元的区段可包括电连接到同一字线的不同串的多个存储器单元 晶体管。存储器单元阵列包括按照行和列设置的多个存储器单元晶体管，每 个存储器单元晶体管可以电连接在比特线和电源线之间，每个存储器单元晶 体管的控制电极可以电连接到字线。存储器单元阵列的存储器单元的区段可 包括具有电连接到同一字线的控制电极的多个存储器单元晶体管。此外，如果当前读取操作是在向存储装置供电之后的第 一次读取操作， 那么可以在控制器使能等待信号。在控制器使能等待信号的同时，可以将数 据的区段从存储器单元阵列复制到区段緩冲器，数据的区段从由当前存储器 地址的当前区段地址部分定义的存储器单元的区段被复制。在将数据的区段 复制到区段緩沖器之后，可以将来自区段緩冲器中的数据的区段的数据的子 区段发送给控制器。根据本专利技术的一些其他实施例， 一种电子装置可包括存储器单元阵列、 电连接到存储器单元阵列的区段緩冲器以及电连接到存储器单元阵列和区段 缓冲器的控制器。存储器单元阵列可以设置在存储器单元的多个区段中，存 储器单元的每个区段包括存储器单元的多个子区段。区段緩沖器可以被构造 为存储从存储器单元阵列的存储器单元的区段读取的数据的区段。控制器可 以被构造为接收用于当前读取操作的当前存储器地址，当前存储器地址包括 当前区段地址部分和当前子区段地址部分，当当前区段地址部分与来自先前 读取操作的先前区段地址部分不同时，在存储器控制器屏蔽控制信号。此外,区段缓冲器可以被构造为在存储器控制器的时钟信号被屏蔽时从存储器单元 阵列复制数据的区段，数据的区段可以从由当前存储器地址的当前区段地址 部分定义的存储器单元的区段被复制。区段緩冲器还可以被构造为在数据的 区段被复制到区段緩沖器之后发送来自区段緩冲器中的数据的区段的数据的 子区段。比较电路可以电连接到控制器，其中，比较电路被构造为将当前区段地 址部分与先前读取操作的先前区段地址部分进行比较。比较电路还可以被构 造为响应于所述比较使能等待信号或使等待信号无效，存储器控制器可以被 构造为响应于等待信号屏蔽或不屏蔽时钟信号。存储器单元阵列可包括半导 体基底上的集成电路存储器单元阵列，比较电路可以被设置在半导体基底上。在将数据的区段复制到区段緩冲器之后和在发送数据的子区段之前，可 以在存储器控制器不屏蔽时钟信号。区段緩冲器可被构造为当当前区段地址部分与先前区段地址部分相同时，将来自先前读取操作的数据的区段保持在 区段緩沖器中，发送区段緩冲器中的数据的子区段，而不在存储器控制器屏 蔽时钟信号。当先前区段地址部分与当前区段地址部分不同时，通过使能等待信号并 响应于使能的等待信号在存储器控制器屏蔽时钟信号，可以在存储器控制器屏蔽时钟信号。存储器控制器可以被构造为通过在逻辑门将使能的等待信 号与输入时钟信号组合来屏蔽时钟信号，以使在提供使能的等待信号时没有时钟信号在逻辑门的输出被提供，当等待信号无效时，在逻辑门的输出提供 输出时钟信号。更具体地讲，逻辑门可包括AND门、NAND门、OR门和/ 或NOR门。存储器单元阵列中存储器单元的每个区段可包括存储器单元的一页，存 储器单元的每个子区段包括可存储器单元的一字节。先前地址本文档来自技高网...

【技术保护点】
一种操作包括存储器单元阵列的存储装置的方法，所述存储器单元阵列设置在存储器单元的多个区段中，存储器单元的每个区段包括存储器单元的多个子区段，所述方法包括：　　　　从控制器提供用于当前读取操作的当前存储器地址，其中，当前存储器地址包括当前区段地址部分和当前子区段地址部分；　　　　将当前区段地址部分与先前读取操作的先前区段地址部分进行比较；　　　　当当前区段地址部分与先前区段地址部分不同时，在控制器使能等待信号；　　　　在控制器使能等待信号的同时，将数据的区段从存储器单元阵列复制到区段缓冲器，其中，所述数据的区段从当前存储器地址的当前区段地址部分所定义的存储器单元的区段中被复制；　　　　在将数据的区段复制到区段缓冲器之后，将来自区段缓冲器中的数据的区段的数据的子区段发送到控制器。

【技术特征摘要】
KR 2007-5-10 10-2007-0045567;US 2007-12-19 11/959,1. 一种操作包括存储器单元阵列的存储装置的方法，所述存储器单元阵列设置在存储器单元的多个区段中，存储器单元的每个区段包括存储器单元的多个子区段，所述方法包括从控制器提供用于当前读取操作的当前存储器地址，其中，当前存储器地址包括当前区段地址部分和当前子区段地址部分；将当前区段地址部分与先前读取操作的先前区段地址部分进行比较；当当前区段地址部分与先前区段地址部分不同时，在控制器使能等待信号；在控制器使能等待信号的同时，将数据的区段从存储器单元阵列复制到区段缓冲器，其中，所述数据的区段从当前存储器地址的当前区段地址部分所定义的存储器单元的区段中被复制；在将数据的区段复制到区段缓冲器之后，将来自区段缓冲器中的数据的区段的数据的子区段发送到控制器。2、 如权利要求l所述的方法，还包括在将数据的区段复制到区段緩沖 器之后和发送数据的子区段之前，在控制器使等待信号无效。3、 如权利要求l所述的方法，还包括当当前区段地址部分与先前区段地址部分相同时，使等待信号无效； 在控制器使等待信号无效的同时，将来自先前读取操作的数据的区段保 持在区段緩沖器中，并发送区段緩冲器中的数据的子区段。4、 如权利要求3所述的方法，还包括当先前区段地址部分与当前区段地址部分不同时，响应于使能等待信号， 在控制器屏蔽时钟信号；当先前区段地址部分与当前区段地址部分相同时，响应于使等待信号无 效，在控制器不屏蔽时钟信号。5、 如权利要求4所述的方法，其中，屏蔽时钟信号的步骤包括在逻辑 门将使能的等待信号与输入时钟信号组合，以使响应于使能等待信号在逻辑 门的输出没有时钟信号被提供，其中，不屏蔽时钟信号的步骤包括在逻辑 门将无效的等待信号与输入时钟信号组合，以使响应于使等待信号无效在逻 辑门的输出提供输出时钟信号。6、 如权利要求5所述的方法，其中，逻辑门包括AND门、NAND门、 OR门和/或NOR门。7、 如权利要求1所述的方法，其中，存储器单元阵列中存储器单元的每 个区段包括存储器单元的一页，存储器单元的每个子区段包括存储器单元的 一字节。8、 如权利要求1所述的方法，还包括在为当前读取操作提供当前存储器地址之前，将先前读取操作的先前区 段地址部分保存在先前地址寄存器中；当当前区段地址部分与先前区段地址部分不同时，将当前区段地址部分 复制到先前地址寄存器。9、 如权利要求1所述的方法，其中，存储器单元阵列包括半导体基底上 的集成电路存储器单元阵列，其中，将当前区段地址部分与先前区段地址部 分进行比较的步骤包括使用比较电路来比较当前区段地址部分和先前区段 地址部分，其中，比较电路被设置在半导体基底上。10、 如权利要求l所述的方法，其中，存储器单元阵列包括存储器单元 的多个串，每个串包括在串选择晶体管和地选择晶体管之间串联的多个存储 器单元晶体管。11、 如权利要求IO所述的方法，其中，存储器单元阵列的存储器单元的 区段包括电连接到同 一 字线的不同串的多个存储器单元晶体管。12、 如权利要求l所述的方法，其中，存储器单元阵列包括按照行和列 设置的多个存储器单元晶体管，每个存储器单元晶体管电连接在比特线和电 源线之间，每个存储器单元晶体管的控制电极电连接到字线。13、 如权利要求12所述的方法，其中，存储器单元阵列的存储器单元的 区段包括具有电连接到同一字线的控制电极的多个存储器单元晶体管。14、 如权利要求l所述的方法，还包括确定当前读取操作是否是在向存储装置供电之后的第 一次读取操作； 当当前读取操作是在将电源提供给存储装置之后的第 一次读取操作时，在控制器使能等待信号；在控制器使能等待信号的同时，将数据的区段从存储器单元阵列复制到区段緩沖器，其中，数据的区段从由当前存储器地址的当前区段地址部分定义的存储器单元的区段被复制；在将数据的区段复制到区段緩冲器之后，将数据的子区段从区段緩沖器 中的数据的区段发送给控制器。15、 一种电子装置，包括存储器单元阵列，设置在存储器单元的多个区段中，存储器单元的每个 区段包括存储器单元的多个子区段；区段緩冲器，电连接到存储器单元阵列，其中，区段緩沖器被构造为存控制器，电连接到存储器单元阵列和区段緩冲器，其中，控制器被构造 为从存储器控制器接收用于当前读取操作的当前存储器地址，当前存储器地 址包括当前区)史地址部分和当前子区段地址部分，当当前区l殳地址部分与来 自先前读取操作的先前区段地址部分不同时，在存储器控制器屏蔽时钟信号；其中，区段緩冲器被构造为在存储器控制器的时钟信号被屏蔽时从存储 器单元阵列复制数据的区段，其中，数据的区段从由当前存储器地址的当前 区段地址部分定义的存储器单元的区段被复制；其中，区段緩冲器被构造为在数据的区段被复制到区段缓沖器之后发送 来自区段緩冲器中的数据的区段的数据的子区段。16、 如权利要求15所述的电子装置，还包括比较电路，电连接到控制器，其中，比较电路被构造为将当前区段地址 部分与先前读取操作的先前区段地址部分进行比较。17、 如权利要求16所述的电子装置，其中，比较电路被构造为响应于当 前区段地址部分与先前区段地址部分的比较使能等待信号或使等待信号无 效，其中，存储器控制器被构造为响应于等待信号屏蔽或不屏蔽时钟信号。18、 如权利要求16所述的电子装置，其中，存储器单元阵列包括半导体 基底上的集成电路存储器单元阵列，其中，比较电路被设置在半导体基底上。19、 如权利要求...

【专利技术属性】
技术研发人员：李承源，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]