具有电压的可转换电源组的SRAM制造技术

本发明专利技术涉及具有电压的可转换电源组的ＳＲＡＭ。一种电路，包括具有高电源电压节点和低电源电压节点的存储单元。依赖于该存储单元的电流操作模式，电源多路复用电路被提供用于可选择地将第一组电压和第二组电压之一应用到该存储单元的该高和低电源电压节点。更特别的是，该第二组电压中的低电压高于该第一组电压中的低电压，并且其中该第二组电压中的高电压小于该第一组电压中的高电压。该存储单元可以是存储单元阵列中的一员。该阵列可以包括位于全部存储器设备之内的区块或节，该存储器设备包括多个区块或节，在这种情况下，将电压应用到单独的区块／节上的该可选择应用依赖于该区块／节自身的该激活／待机模式。

【技术实现步骤摘要】

本专利技术涉及用于集成电路存储器的电源，更特别涉及依赖于激活和待 机模式操作来接收电压的可转换电源组的存储器。
技术介绍
作为参考的附图1是标准六晶体管静态随机存取存储器(SRAM)存 储单元10的示意图。存储单元10包括两个交叉耦合的CMOS反相器12 和14，每个反相器包括串行连接的p沟道和n沟道晶体管对。反相器12 和14的输入和输出被耦合以构成具有实节点16和补充节点18的锁存电 路。存储单元10进一步包括两个传输(传输门)晶体管20和22，晶体 管20和22的栅极端子被字线(WL)控制。晶体管20连接于实节点16 和真位线(BLT)之间。晶体管22连接于补充节点18和补充位线(BLC) 之间。每一个反相器12和14中的P沟道晶体管的源极端子被耦合以在 高电压vh节点接收高电压，而每一个反相器12和14中的n沟道晶体管 的源极端子被耦合以在低电压VL节点接收低电压。高电压VH和低电压 Vr^均包括用于存储单元10的电压的电源组。通常，高电压VH是正电压 (例如，1.5V)并且低电压VL是地电压(例如，0V)。在包括SRAM存 储单元10的集成电路中，该电压的电源组可以在集成电路的引脚被接收, 或者可以替代的在芯片上由电压转换电路产生，该电压转换电路接收一 些其它的从芯片引脚接收的电压组。电压Vh和VL的电源组通常在存储 单元/集成电路是可操作的时间总是被应用到SRAM存储单元10。当前作为参考的附图2是静态随机存取存储器(SRAM)阵列30的 方块图。阵列30包括排列成矩阵形式的多个SRAM存储单元10。包括 在阵列30中的存储单元10的数目可以依电路设计者的需要来进行大幅改变。电压的电源组的高电压VH和低电压V^被应用于阵列30，并且以 本领域技术人员所熟知的方式散布到阵列中所包含存储单元10的单独存 储单元中(如附图l中所示的，应用到p沟道和n沟道晶体管的源极端 子)。当前作为参考的附图3是静态随机存取存储器(SRAM)阵列40的 方块图。阵列40由排列成矩阵形式的多个存储器区块42组成。包括在 阵列40中的区块42的数量可以依电路设计者的需求来进行大幅改变。 每一个区块42包括也排列成矩阵形式的多个SRAM存储单元10。包括 在区块42中的存储单元10的数量可以依电路设计者的需求来进行大幅 变化。电压的电源组的高电压VH和低电压VL被应用于阵列40，并且采 用电源分布网以本领域技术人员所熟知的方式散布到阵列中的每一个区 块42。随后电源被传送给每一个区块42内部所包含存储单元10的单独 的存储单元上(如附图1中所示的，应用到p沟道和n沟道晶体管的源 极端子)。随着集成电路(IC)工业从高性能以及常见的高功耗设备转变为在使 用现有制造工艺情况下的能量更有效的设备，需要新的低电源设计技术。 特定的，在一些电池供电的设备中，最大速度对于最小功耗来说是次要 的考虑因素。为了在静态随机存取存储器(SRAM)中保持数据，电源必须被应用 于存储单元。如果电源从存储单元上移除，那么存储于其中的数据就会 丢失。电源被应用到存储单元之上的大多数时间，在读或者写操作(激 活的读/写模式)的情况之间功率被消耗于待机或者等待模式是很有可能 的。在本领域中，当SRAM存储单元在待机等待被写入或者读取时，有 必要考虑减少功耗的方式。当存储器从电池电源被加电时，以及当阵列 的尺寸变得非常大时，这一点是特别需要考虑的。研发晶片制造工艺，以生产具有电子特性的最佳平衡的集成电路。其 目标是在最低可能的功耗时具有高性能。 一些应用需要这种平衡更多的 转向于更高的性能，而其它应用需要这种平衡更多的转向更低的功耗。 本领域中己知的其它参数由电路设计者考虑，以确定集成电路的特性。存储器设备中使用的晶体管由晶片制造工艺工程师设计，以便在最低的功耗下提供最佳的性能。本技术工艺中更新的状态试图在前面的工艺 之上来提高这些特性。电路设计者也使用技术来最优化这个性能。一个特定的集成电路工艺典型的具有最佳的电压提供组(高电压和低 电压)来为晶体管提供电源。这个电压组参数给出了在大多数情况下的最佳性能，但不是在所有的情况下都是必需的。对于SRAM，这个电压 组可能在存储器被读或写的时间期间中是适宜的。然而，当存储器处于 休息状态等待下一次存取(待机模式)时，这个电压可能不是最合适的。 对于在电池上运行的应用，功耗是最关键的规格。对于用于这些应用 设计的电路，所耗费的努力主要是集中在使用消耗最小数量的电源的电 路。集成电路晶体管具有抽运功率这一不理想的特性，甚至是在不激活的 情况下，这在本领域中是己知的。这些漏电流可以累计而成为电路中 的严重的问题，例如包括大量晶体管的存储器阵列。 一般的，电压组中 的高电压越高，可能产生的潜在漏电流越高。因此存在这样一种需要来 处理这种漏电流问题，并且优选减少穿过存储器阵列的漏电流。
技术实现思路
在一个实施例中， 一种电路，包括存储单元，具有高电源电压 节点和低电源电压节点；第一电源多路复用电路，具有第一输入，用于 接收第一高电源电压；和第二输入，用于接收第二高电源电压，该第二 高电源电压小于该第一高电源电压，该第一电源多路复用电路响应于第 一控制信号，其中如果该第一控制信号具有第一状态，则该第一电源多 路复用电路将该第一高电源电压应用到该高电源电压节点，或如果该第 一控制信号具有第二状态，则将该第二高电源电压应用到该高电源电压 节点；第二电源多路复用电路，具有第一输入，用于接收第一低电源电 压-,和第二输入，用于接收第二低电源电压，该第二低电源电压大于该 第一低电源电压，该第二电源多路复用电路响应于第二控制信号，其中 如果该第二控制信号具有第一状态，则该第二电源多路复用电路将该第 一低电源电压应用到该低电源电压节点，或如果该第二控制信号具有第 二状态，则将该第二低电源电压应用到该低电源电压节点。在另一个实施例中， 一种电路，包括存储单元阵列，该阵列具有高电源电压节点和低电源电压节点；依赖于该阵列的当前可操作的模式， 可选择地将第一组电压和第二组电压中之一应用到该阵列的该高和低电 源电压节点的电路；其中如果该阵列处于激活的读或写模式，则该电路 可选择地将该第一组电压应用到该高和低电源电压节点；然而，如果该 阵列处于待机的非读或非写模式，则该电路可选择地将该第二组电压应 用到该高和低电源电压节点。在另一个实施例中， 一种电路，包括存储单元阵列，该阵列被划 分为多个存储器区块，每一个存储器区块具有位于该存储器区块内部的 该存储单元的高电源电压节点和低电源电压节点；地址译码器电路，其 译码阵列中的地址，该地址译码器电路为该阵列中的每一个存储器区块 产生模式控制信号，当该存储器区块中的存储单元被寻址时，该模式控 制信号具有激活的读或写模式状态，并且当该存储器区块中的存储单元 不被寻址时，该模式控制信号具有待机的非读或非写状态；与每一个存 储器区块相关的电路，并且该电路操作响应于该模式控制信号中的一个 相关模式控制信号，如果该模式控制信号处于该激活的读或写模式状态， 则可选择地将该第一组电压应用到该存储器区块的该高和低电源电压节 点，以及如果该模式控制信号处于该待机的非读或非写状态，则将该第 二组电压应用到该存本文档来自技高网...

【技术保护点】
一种电路，包括：　　　　存储单元，具有高电源电压节点和低电源电压节点；　　　　第一电源多路复用电路，具有第一输入，用于接收第一高电源电压；和第二输入，用于接收第二高电源电压，该第二高电源电压小于该第一高电源电压，该第一电源多路复用电路响应于第一控制信号，其中如果该第一控制信号具有第一状态，则该第一电源多路复用电路将该第一高电源电压应用到该高电源电压节点，并且如果该第一控制信号具有第二状态，则将该第二高电源电压应用到该高电源电压节点；　　　　第二电源多路复用电路，具有第一输入，用于接收第一低电源电压；和第二输入，用于接收第二低电源电压，该第二低电源电压大于该第一低电源电压，该第二电源多路复用电路响应于第二控制信号，其中如果该第二控制信号具有第一状态，则该第二电源多路复用电路将该第一低电源电压应用到该低电源电压节点，并且如果该第二控制信号具有第二状态，则将该第二低电源电压应用到该低电源电压节点。

【技术特征摘要】
US 2007-2-15 60/901370;US 2008-2-13 12/0304631. 一种电路，包括存储单元，具有高电源电压节点和低电源电压节点；第一电源多路复用电路，具有第一输入，用于接收第一高电源电压；和第二输入，用于接收第二高电源电压，该第二高电源电压小于该第一高电源电压，该第一电源多路复用电路响应于第一控制信号，其中如果该第一控制信号具有第一状态，则该第一电源多路复用电路将该第一高电源电压应用到该高电源电压节点，并且如果该第一控制信号具有第二状态，则将该第二高电源电压应用到该高电源电压节点；第二电源多路复用电路，具有第一输入，用于接收第一低电源电压；和第二输入，用于接收第二低电源电压，该第二低电源电压大于该第一低电源电压，该第二电源多路复用电路响应于第二控制信号，其中如果该第二控制信号具有第一状态，则该第二电源多路复用电路将该第一低电源电压应用到该低电源电压节点，并且如果该第二控制信号具有第二状态，则将该第二低电源电压应用到该低电源电压节点。2、 权利要求l中的电路，其中该第一和第二控制信号共享共同的状态。3、 权利要求1中的电路，其中该第二高电源电压比该第一高电源电 压小几百毫伏，并且其中该第二低电源电压比该第一低电源电压大几百 毫伏。4、 权利要求l中的电路，其中该电路是集成电路。5、 权利要求1中的电路，其中该存储单元是存储单元阵列中的一个 单元。6、 一种电路，包括存储单元阵列，该阵列具有高电源电压节点和低电源电压节点； 依赖于该阵列的可操作的模式，可选择地将第一组电压和第二组电压中之一应用到该阵列的该高和低电源电压节点的电路；其中如果该阵列当前处于激活的读或写模式，则该电路可选择地将该 第一组电压应用到该高和低电源电压节点；以及其中如果该阵列当前处于待机的非读或非写模式，则该电路可选择地 将该第二组电压应用到该高和低电源电压节点。7、 权利要求6中的电路，其中该第二组电压中的低电压高于该第一 组电压中的低电压，并且其中该第二组电压中的高电压小于该第一组电 压中的高电压。8、 权利要求6中的电路，其中该电路是集成电路。9、 权利要求6中的电路，其中可选择的应用的该电路包括多路复用 电路，该多路复用电路包括第一电源多路复用电路，具有第一输入，用于在该第一组中接收第一 高电源电压；以及第二输入，用于在该第二组中接收第二高电源电压， 该第二高电源电压小于该第一高电源电压；以及第二电源多路复用电路，具有第一输入，用于在该第一组中接收第一 低电源电压，以及第二输入，用于在该第二组中接收第二低电源电压， 该第二低电源电压大于该第一低电源电压。10、 权利要求9中的电路其中该第一电源多路复用电路响应于阵列操作的模式信号，如果当前 处于该激活模式，则该第一电源多路复用电路将该第一高电源电压应用 到该高电源电压节点，并且如果当前处于该待机模式，则将该第二髙电 源电压应用到该高电源电压节点；以及其中该第二电源多路复用电路响应于该阵列操作的模式信号，如果当 前处于该激活模式，则该第二电源多路复用电路将该第一低电源电压应 用到该低电源电压节点，并且如果当前处于该待机模式，则将该第二低 电源电压应用到该低电源电压节点。11、 权利要求6中的电路，其中该电路是包括多个存储器区块的集成 电路存储器，每一个区块包括存储单元阵列和可选择应用的电路，进一 步包括地址译码器电路，其译码存储器中的地址并且选择与该译码的地址相 关的该区块中的一个区块，该地址译码器电路为每一个区块产生模式控 制信号，用于该选择的区块的该模式控制信号具有激活的读或写模式状 态，并且用于非选择的区块的该模式控制信号具有待机的非读或非写状态；其中为每一个区块选择应用的电路响应于模式控制信号，即，如果处 于该激活的读或写模式状态，则将该第一组电压应用到该高和低电源电 压节点，以及如果处于该待机的非读或非写状态，则将该第二组电压应 用到该高和低电源电压节点。12、 权利要求6中的电路，进一步包括地址译码器电路，其译码阵列中的地址，该地址译码器电路为该阵列 产生模式控制信号，当该阵列被寻址时，该模式控制信号具有激活的读 或写模式状态，并且当该阵列不被寻址时，该模式控制信号具有待机的 非读或非写状态；其中该可选择的应用的电路响应于模式控制信号，即，如果处于该激 活的读或写模式状态，则将该第一组电压应用到该高和低电源电压节...

【专利技术属性】
技术研发人员：MA利辛格，D麦克卢尔，F雅凯，
申请(专利权)人：意法半导体公司，
类型：发明
国别省市：US[美国]