存储器电路及其操作方法技术

偏置电压发生器包括第一电流路径、第一电压钳位器件和第一缓冲器。偏置电压发生器接收参考电压并基于参考电压和第一驱动电压之间的电压差生成第一偏置电压，第一电压钳位器件基于所述第一偏置电压通过将所述第一驱动电压施加至所述第一电流路径生成所述第一驱动电压，并且第一缓冲器接收第一偏置电压并基于第一偏置电压生成第二偏置电压。第二电流路径包括基于电阻的存储器件，第二电压钳位器件基于第二偏置电压生成第二驱动电压并将第二驱动电压施加至第二电流路径。本发明专利技术的实施例还涉及存储器电路及其操作方法。涉及存储器电路及其操作方法。涉及存储器电路及其操作方法。

【技术实现步骤摘要】
存储器电路及其操作方法


[0001]本专利技术的实施例涉及存储器电路及其操作方法。

技术介绍

[0002]在一些应用中，集成电路(IC)包括将数据存储在基于电阻的存储器件(例如，电阻式随机存取存储器(RRAM)单元)的阵列中的存储器电路。诸如RRAM单元的基于电阻的存储器件可被编程为高电阻状态(HRS)或低电阻状态(LRS)，每个状态代表由RRAM单元存储的逻辑状态。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种存储器电路，包括：偏置电压发生器，包括第一电流路径、第一电压钳位器件和第一缓冲器，其中偏置电压发生器被配置为接收参考电压并基于参考电压与第一驱动电压之间的电压差生成第一偏置电压；第一电压钳位器件被配置为基于第一偏置电压通过将第一驱动电压施加至第一电流路径生成第一驱动电压，并且第一缓冲器被配置为接收第一偏置电压并基于第一偏置电压生成第二偏置电压；第二电流路径，包括基于电阻的存储器件；以及第二电压钳位器件，被配置为基于第二偏置电压生成第二驱动电压，并将第二驱动电压施加至第二电流路径。
[0004]根据本专利技术实施例的另一个方面，提供了一种存储器电路，包括：第一电流路径，包括第一基于电阻的存储器件；第一电压钳位器件，被配置为在第一电流路径处生成第一驱动电压；和偏置电压发生器，包括第一缓冲器和复制电路，复制电路被配置为模拟包括基于电阻的存储器件的第一电流路径的至少一部分的电阻，其中偏置电压发生器被配置为接收参考电压并生成第一偏置电压，第一缓冲器被配置为基于第一偏置电压生成第二偏置电压，复制电路被配置为基于第二偏置电压生成第二驱动电压，并且偏置电压发生器被配置为基于参考电压和第二驱动电压之间的电压差来调节第一偏置电压。
[0005]根据本专利技术实施例的又一个方面，提供了一种存储器电路，包括：参考级，被配置为生成参考电压；电压感测级，被配置为检测参考电压和第一偏置电压之间的电压差；增益级，被配置为基于电压差生成第二偏置电压；缓冲器，被配置为基于第二偏置电压生成第一偏置电压；第一电压钳位器件，被配置为基于第一偏置电压生成第一驱动电压；和第一电流路径，包括第一基于电阻的存储器件，其中，第一电压钳位器件被配置为将第一驱动电压施加至第一电流路径。
附图说明
[0006]当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0007]图1A和图1B是根据一些实施例的存储器电路的示图。
[0008]图2是根据一些实施例的存储器电路的示图。
[0009]图3是示出根据一些实施例的在读取操作期间的偏置电压的曲线图。
[0010]图4是根据一些实施例的存储器电路的示图。
[0011]图5是根据一些实施例的存储器电路的示图。
[0012]图6是根据一些实施例的存储器电路的示图。
[0013]图7是根据一些实施例的执行读取操作的方法的流程图。
具体实施方式
[0014]以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。下面描述组件、值、操作、材料、布置等的特定示例以简化本公开。当然这些仅是实例并不旨在限定。可以预期其他组件、值、操作、材料、布置等。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
[0015]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
[0016]在一些实施例中，与其他方法相比，存储器电路使用反馈配置来生成偏置电压，由此减小负载并且提高读取操作的速度。存储器电路包括具有基于电阻的存储器件的电流路径和模拟包括基于电阻的存储器件的电流路径的至少一部分的电阻特性的复制电阻器件。在一些实施例中，提供局部缓冲电路以生成偏置电压，该偏置电压在读取操作期间由电压钳位器件用来将驱动电压驱动至电流路径，并且反馈由配置为生成提供给复制电阻器件的另一偏置电压的另一缓冲电路提供。在一些实施例中，使用包括通过复制电阻器件传导以生成参考电压的参考电流的反馈配置来提供偏置电压。
[0017]与不包括这种反馈布置的方法相比，偏置电压发生器的待机功率降低，并且可以动态传递的电荷量增加，从而降低功耗并提高存储器电路的速度。
[0018]图1A和图1B是根据一些实施例的存储器电路100的示图。图1A是包括与电压钳位器件120的多个实例耦合的偏置电压发生器110的顶层示图，其串联耦合在感测放大器SA的对应实例与电流路径111之间。图1B是耦合到存储器电路100中的偏置电压发生器110的电流路径111、感测放大器SA和电压钳位器件120的单个实例的示图。
[0019]图1A描绘了下面讨论的偏置电压发生器110的细节，图1B描绘了包括基于电阻的存储器件150的实例的电流路径111的细节。
[0020]出于说明的目的，图1B描绘了耦合在导线L1和L2之间的每个基于电阻的存储器件150。在一些实施例中，存储器电路100是存储器宏的子集(未示出)，其包括一个或多个附加组件，例如，除了图1A和图1B所示的基于电阻的存储器件150的阵列之外，还包括至少一个控制或逻辑电路。图1A还描绘了电源电压/节点VDD，并且图1A和图1B中的每一个都描绘了
由接地符号表示的参考电源电压/节点，例如地。
[0021]每个基于电阻的存储器件150是能够具有指示逻辑状态的高电阻状态(HRS)或低电阻状态(LRS)的存储器存储器件。在一些实施例中，每个基于电阻的存储器件150包括耦合到其相应的导线L1的端子152和耦合到其相应的导线L2的端子153。基于电阻的存储器件150包括电阻层(未示出)，例如基于一个或多个细丝(也称为导电路径)的相应存在或不存在，该电阻层能够具有与HRS对应的主要绝缘性或与LRS对应的主要导电性。在操作中，形成细丝，例如，从而基于各种机制中的一种或多种，例如空位或缺陷迁移或另一种合适的机制，将基于电阻的存储器件150置位到LRS，并且将其断开，从而基于加热或一种或多种其他合适的机制，将基于电阻的存储器件150复位到HRS。
[0022]基于电阻的存储器件150包括选择晶体管(未示出)，其与电阻层串联耦合并且具有耦合至输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器电路，包括：偏置电压发生器，包括第一电流路径、第一电压钳位器件和第一缓冲器，其中所述偏置电压发生器被配置为接收参考电压并基于所述参考电压与第一驱动电压之间的电压差生成第一偏置电压；所述第一电压钳位器件被配置为基于所述第一偏置电压通过将所述第一驱动电压施加至所述第一电流路径生成所述第一驱动电压，并且所述第一缓冲器被配置为接收所述第一偏置电压并基于所述第一偏置电压生成第二偏置电压；第二电流路径，包括基于电阻的存储器件；以及第二电压钳位器件，被配置为基于所述第二偏置电压生成第二驱动电压，并将所述第二驱动电压施加至所述第二电流路径。2.根据权利要求1所述的存储器电路，其中，所述偏置电压发生器包括运算放大器，所述运算放大器包括被配置为接收所述参考电压的同相输入端子、被配置为接收所述第一驱动电压的反相端子以及被配置为输出所述第一偏置电压的输出端子。3.根据权利要求1所述的存储器电路，其中，所述偏置电压发生器还包括：第二缓冲器，被配置为接收所述第一偏置电压并基于所述第一偏置电压生成第三偏置电压；第三电流路径，包括第二基于电阻的存储器件；和第三电压钳位器件，被配置为基于所述第三偏置电压生成第三驱动电压，并将所述第三驱动电压施加至所述第三电流路径。4.根据权利要求1所述的存储器电路，其中，所述偏置电压发生器包括第二缓冲器，所述第二缓冲器被配置为基于所述第一偏置电压生成第三偏置电压，其中，所述第一电压钳位器件被配置为基于所述第三偏置电压生成所述第一驱动电压。5.根据权利要求4所述的存储器电路，其中：所述第一缓冲器包括第一电流源和以源极跟随器配置耦合到所述第一电流源的第一NMOS器件，所述第一NMOS器件的栅极被配置为接收所述第一偏置电压，使得从所述第一NMOS器件的源极生成所述第二偏置电压，并且所述第一电流源被配置为生成第一电流，所述第一电流源被配置为在待机状态和活动状态下操作，其中，所述第一电流源在所述活动状态下具有第一电流水平并在所述待机状态下具有第二电流水平，所述第一电流水平的大小高于所述第二电流水平。6.根据权利要求5所述的存储器电路，其中：所述第二缓冲器包括第二电流源和以源极跟随器配置耦合到所述第二电流源的第二NMOS器件，...

【专利技术属性】
技术研发人员：喻鹏飞，吴绍鼎，林羽凡，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：