减少用于训练的资源的存储器器件制造技术

公开了一种存储器器件，包括：第一电源引脚，在第一电源区域中并且配置为接收第一电源电压；数据引脚，配置为发送或接收数据信号，所述数据引脚被布置在均包括所述第一电源区域的第一区中和第二区中；控制引脚，配置为发送或接收控制信号，在所述第一区中和在所述第二区中；第二电源引脚，在所述第一区和所述第二区之间的第二电源区域中，并且配置为接收与所述第一电源电压不同的第二电源电压；以及地引脚，在所述第二电源区域中并且配置为接收地电压。压。压。

【技术实现步骤摘要】
减少用于训练的资源的存储器器件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年4月29日向韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0052587和2020年7月22日向韩国知识产权局提交的韩国专利申请10
‑
2020
‑
0091254的权益，其每一个的公开内容通过引用整体并入本文。


[0003]一些示例实施例涉及半导体器件，更具体地涉及减少用于训练的资源的存储器器件。

技术介绍

[0004]诸如智能电话、图形加速器和/或AI加速器之类的电子设备使用诸如动态随机存取存储器(DRAM)之类的存储器器件处理数据。因为要由电子设备处理的数据量增加，所以需要高容量和高带宽的存储器器件。具体地，为了高速处理数据，诸如高带宽存储器(HBM)之类的提供多沟道接口方法的宽输入/输出的存储器器件的使用已经增加。
[0005]所述存储器器件可以通过多个数据引脚与外部设备(例如，主机设备或存储器控制器)交换数据以提供高带宽。因为存储器器件的数据引脚的数量增加，所以所述外部设备可以高速处理数据。然而，当对每一个引脚执行训练时，用于训练的资源可能随着数据引脚的数量的增加而增加。

技术实现思路

[0006]一些示例实施例提供了一种能够按照每一组对多个数据引脚执行训练以减少用于所述多个数据引脚的训练资源的存储器器件。
[0007]根据一些示例实施例，一种存储器器件，包括：第一电源引脚，在第一电源区域中并且配置为接收第一电源电压；数据引脚，配置为发送或接收数据信号，所述数据引脚在第一区和第二区中，所述第一区和所述第二区均包括所述第一电源区域的一部分；控制引脚，配置为发送或接收控制信号，所述控制引脚在所述第一区和所述第二区中；第二电源引脚，在所述第一区和所述第二区之间的第二电源区域中，所述第二电源引脚配置为接收与所述第一电源电压不同的第二电源电压；以及地引脚，在所述第二电源区域中并且配置为接收地电压，所述数据引脚和所述控制引脚被划分成多个引脚组，并且与所述多个引脚组中的每一组相对应的训练值基于针对所述多个引脚组中的每一组的引脚中的至少一个引脚进行的训练。
[0008]根据一些示例实施例，一种存储器器件，包括：第一引脚组，包括配置为发送或接收第一数据信号的第一数据引脚和配置为发送或接收第一控制信号的第一控制引脚；第二引脚组，包括配置为发送或接收第二数据信号的第二数据引脚和配置为发送或接收第二控制信号的第二控制引脚；以及，第一电源区域，设置在所述第一引脚组所在的第一区和所述第二引脚组所在的第二区中的每一个中。配置为接收第一电源电压的引脚位于所述第一电
源区域中；位于所述第一区和所述第二区之中的第二电源区域，配置为接收与所述第一电源电压不同的第二电源电压的引脚和配置为接收地电压的引脚，并且，与所述第一引脚组相对应的第一训练值基于针对所述第一数据引脚和所述第一控制引脚之一进行的训练，并且与所述第二引脚组相对应的第二训练值基于针对所述第二数据引脚和所述第二控制引脚之一进行的训练。
[0009]根据一些示例实施例，一种存储器器件，包括：写数据选通引脚，配置为接收写数据选通信号；第一引脚组，配置为接收基于所述写数据选通信号采样的第一数据信号；以及，第二引脚组，配置为接收基于所述写数据选通信号采样的第二数据信号。与所述第一引脚组相对应的第一训练值基于针对所述第一引脚组中的第一引脚进行的训练，并且，与所述第二引脚组相对应的第二训练值基于针对所述第二引脚组的第二引脚进行的训练。
[0010]根据一些示例实施例，一种存储器系统，包括：存储器器件，配置为：通过写数据选通引脚接收写数据选通信号，通过第一引脚组的与所述写数据选通引脚相对应引脚接收第一数据信号，以及通过第二引脚组的与所述写数据选通引脚相对应的引脚接收第二数据信号；以及，存储器控制器电路，配置为进行第一发送和第二发送，所述第一发送是基于通过针对所述第一引脚组的一个引脚进行的训练而确定的第一发送定时将所述第一数据信号发送到所述存储器器件，所述第二发送是基于通过针对所述第二引脚组的一个引脚进行的训练而确定的第二发送定时将所述第二数据信号发送到所述存储器器件，在将所述写数据选通信号发送到存储器器件的同时进行所所述第一发送和所述第二发送。
[0011]根据一些示例实施例，一种存储器系统，包括：存储器器件，配置为：通过写数据选通引脚接收写数据选通信号，通过与所述写数据选通引脚相对应的第一引脚组发送第一数据信号，以及通过与所述写数据选通引脚相对应的第二引脚组发送第二数据信号；以及存储器控制器电路，配置为：将所述写数据选通信号发送到所述存储器器件，基于通过针对所述第一引脚组的一个引脚进行的训练而确定的第一接收定时，对从所述存储器器件接收的所述第一数据信号进行采样，以及基于通过针对所述第二引脚组的一个引脚进行的训练而确定的第二接收定时，对从所述存储器器件接收的所述第二数据信号进行采样。
[0012]根据一些示例实施例，一种存储器系统，包括：中介层基板；片上系统，堆叠在所述中介层基板上并且包括至少一个处理器；以及，存储器器件，堆叠在所述中介层基板上并且包括(a)缓存器管芯，配置为通过第一凸块组与所述片上系统传送第一信号并且通过第二凸块组与所述片上系统传送第二信号，以及(b)多个核管芯，通过穿硅电极堆叠在所述缓存器管芯上并且均包括存储器单元。所述片上系统被配置为基于通过对所述第一凸块组的第一凸块进行的训练而确定的第一训练结果，与所述缓存器管芯产生所述第一信号，以及被配置为基于通过针对所述第二凸块组的第二凸块进行的训练而确定的第二训练结果，与所述缓存器管芯产生所述第二信号。
[0013]根据一些示例实施例，一种动态随机存取存储器(DRAM)器件，包括：时钟端子，配置为接收时钟信号；数据时钟端子，配置为接收数据时钟信号；以及m个单元块，耦接到所述数据时钟信号，所述m个单元块中的每一个在单片硅基板上并且与其他单元块呈移位和/或镜像关系，并且每一个单元块包括配置为分别接收n个数据信号的n个数据端子，m和n是大于或等于三的整数。所述m个单元块中的每一个被配置为，执行影响所述数据时钟信号和代表性数据信号之间的定时窗的数据总线训练，并且所述代表性数据信号是单元块中的n个
数据信号中执行所述数据总线训练的代表性数据信号。
附图说明
[0014]根据结合附图的以下具体描述将更清楚地理解专利技术构思的一些示例实施例，在附图中：
[0015]图1是示出根据专利技术构思的一些示例实施例的存储器系统的框图；
[0016]图2是示出图1的存储器系统的示例操作的流程图；
[0017]图3是示出图1的存储器系统的读训练操作和写训练操作的示例的图；
[0018]图4是图3的存储器器件的示例框图；
[0019]图5是示出图3的存储器控制器的读训练操作的示例的流程图；
[0020]图6是示出图3的存储器控制器的写训练操作的示例的流程本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器器件，包括：第一电源引脚，在第一电源区域中并且配置为接收第一电源电压；数据引脚，配置为发送或接收数据信号，所述数据引脚在第一区和第二区中，所述第一区和所述第二区均包括所述第一电源区域的一部分；控制引脚，配置为发送或接收控制信号，所述控制引脚在所述第一区和所述第二区中；第二电源引脚，在所述第一区和所述第二区之间的第二电源区域中，所述第二电源引脚配置为接收与所述第一电源电压不同的第二电源电压；以及地引脚，在所述第二电源区域中并且配置为接收地电压，其中，所述数据引脚和所述控制引脚被划分成多个引脚组，并且与所述多个引脚组中的每一组相对应的训练值基于针对所述多个引脚组中的每一组的引脚中的至少一个引脚进行的训练。2.根据权利要求1所述的存储器器件，其中，所述多个引脚组中的第一引脚组的控制引脚包括：配置为接收写数据选通信号的引脚，并且所述多个引脚组中的第二引脚组的控制引脚不包括：配置为接收所述写数据选通信号的引脚。3.根据权利要求2所述的存储器器件，其中，所述存储器器件被配置为：基于所述写数据选通信号，接收所述数据信号和所述控制信号的采样。4.根据权利要求2所述的存储器器件，其中，所述存储器器件被配置为：基于所述写数据选通信号，接收所述数据信号和所述控制信号。5.根据权利要求2所述的存储器器件，还包括：多个转发器电路，配置为将所述写数据选通信号发送到所述第二引脚组所在的区。6.根据权利要求5所述的存储器器件，其中，所述多个转发器电路中的第一转发器电路和第二转发器电路被布置成关于所述第一电源区域对称。7.根据权利要求2所述的存储器器件，其中，所述第二引脚组的控制引脚包括配置为发送或接收以下中的至少一项的引脚：纠错码信号、数据奇偶校验信号、数据总线反相信号、错误严重性信号、以及数据错误信号。8.根据权利要求1所述的存储器器件，其中，所述第一电源电压小于所述第二电源电压。9.根据权利要求1所述的存储器器件，其中，所述多个引脚组中的每一组的引脚被布置成关于所述第一电源区域对称。10.根据权利要求1所述的存储器器件，其中，所述多个引脚组中的每一组包括至少八个引脚。11.一种存储器器件，包括：第一引脚组，包括配置为发送或接收第一数据信号的第一数据引脚和配置为发送或接收第一控制信号的第一控制引脚；第二引脚组，包括配置为发送或接收第二数据信号的第二数据引脚和配置为发送或接收第二控制信号的第二控制引脚；第一电源区域，设置在所述第一引脚组所在的第一区和所述第二引脚组所在的第二区中的每一个中，其中配置为接收第一电源电压的引脚位于所述第一电源区域中，以及
第二电源区域，位于所述第一区和所述第二区之间，配置为接收与所述第一电源电压不同的第二电源电压的引脚和配置为接收地电压的引脚位于所述第二电源区域中，其中与所述第一引脚组相对应的第一训练值基于针对所述第一数据引脚和所述第一控制引脚之一进行的训练，并且与所述第二引脚组相对应的第二训练值基于针对所述第二数据引脚和所述第二控制引脚之一进行的训练。12.根据权利要求11所述的存储器器件，其中，所述第一引脚组的引脚和所述第二引脚组的引脚被布置...

【专利技术属性】
技术研发人员：文炳模，吉汎涌，金知慧，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：