具有减少晶体管降级的高压移位器制造技术

本文论述用于预防高压(HV)移位器中的晶体管降级以将输入电压传送到例如全局字线的存取线的系统及方法。存储器装置的实施例包括存储器单元及HV移位器电路，所述HV移位器电路包含信号传送电路以及第一HV控制电路及第二HV控制电路。所述信号传送电路包含用于将高压输入传送到存取线的P沟道晶体管。所述第一HV控制电路将偏压电压耦合到所述P沟道晶体管达第一时段，且所述第二HV控制电路在所述第一时段之后将应力消除信号耦合到所述P沟道晶体管达第二时段以减少所述P沟道晶体管的降级。所述经传送高压可用于对所述存取线充电以选择性读取、编程或擦除存储器单元。编程或擦除存储器单元。编程或擦除存储器单元。

【技术实现步骤摘要】
【国外来华专利技术】具有减少晶体管降级的高压移位器
[0001]优先权申请
[0002]本申请案主张2019年1月28日申请的序列号为16/259,671的美国申请案的优先权权益，所述美国申请案以其全文引用的方式并入本文中。

技术介绍

[0003]存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器需要电力来维持其数据，且尤其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)。非易失性存储器可在未供电时保存所存储的数据，且尤其包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻性随机存取存储器(RRAM)、磁阻性随机存取存储器(MRAM)或3D XPoint
TM
存储器。
[0004]快闪存储器作为非易失性存储器用于各种电子应用。快闪存储器装置通常包含允许高存储器密度、高可靠性及低功耗的一或多个群组的单晶体管、浮动栅极或电荷俘获存储器单元。两种常见类型的快闪存储器阵列架构包含以每一者的基本存储器单元配置布置成的逻辑形式命名的NAND及NOR架构。存储器阵列的存储器单元通常布置成矩阵。
[0005]传统存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为了增加给定面积的存储器容量且降低成本，已减小个别存储器单元的大小。然而，减小个别存储器单元的大小且因此减小2D存储器阵列的存储器密度存在技术限制。作为响应，正开发三维(3D)存储器结构(例如3D NAND架构半导体存储器装置)以进一步提高存储器密度及降低存储器成本。
附图说明
[0006]在不一定按比例绘制的图式中，相同元件符号可描述不同视图中的类似组件。具有不同字母后缀的相同元件符号可表示类似组件的不同例子。图式通常通过实例而非通过限制来说明本档案中论述的各个实施例。
[0007]图1说明包含存储器装置的环境的实例。
[0008]图2到3是说明NAND架构半导体存储器阵列的实例的示意图。
[0009]图4是说明存储器模块的实例的框图。
[0010]图5是说明行解码器中的现有技术字线(WL)驱动器的框图。
[0011]图6是说明现有技术高压(HV)移位器600的示意图。
[0012]图7是说明HV移位器600的包含晶体管降级的电压电平移位及补偿的操作的时序图。
[0013]图8是说明根据本文中论述的一个实施例的具有减少晶体管降级的HV移位器800的实例的示意图。
[0014]图9A到9C是说明用于产生控制信号及应力消除信号以预防HV移位器中的晶体管
降级的信号产生器的实例的图。
[0015]图10是说明所选择的高压移位器的操作的时序图。
[0016]图11是说明未经选择高压移位器的操作的时序图。
[0017]图12是说明解决高压移位器中的晶体管降级的方法的流程图。
[0018]图13是说明其上可实施一或多个实施例的机器的实例的框图。
具体实施方式
[0019]在快闪存储器单元(例如NAND快闪存储器)的典型编程操作期间，耦合到待编程的所选择的存储器单元的所选择的字线可由以大于预定编程电压(V
PGM
)的初始电压开始的一系列递增电压编程脉冲偏压。编程脉冲增大存储器单元的浮动栅极上的电荷电平，借此增大单元阈值电压Vth。电荷泵电路可在例如NAND快闪存储器的非易失性存储器装置中用于产生芯片操作所需的电压。电荷泵是使用电容器作为能量存储元件来将DC电压转换成其它DC电压的电子电路。在每一编程脉冲之后，执行使用0V的字线电压的验证操作以确定单元阈值电压是否已增大到期望编程电平。
[0020]高压(HV)移位器或HV电平移位器已在各种存储器装置(例如NAND快闪存储器)中用于提供不同量值之期望电压以选择性操作存储器单元，例如读取、编程或擦除存储器单元。在存储器装置中，组件或子电路可具有执行相应功能的不同电压要求。HV移位器可用作不同逻辑装置组件之间的接口以将信号从一个逻辑电平或电压域转译成电压域的另一逻辑电平，借此实现不同组件或子电路的电压电平之间的兼容性。将适当操作电压提供到特定电路组件可提高存储器装置的可靠性且减少功耗。在实例中，HV电平移位器电路可用于例如响应于块选择信号而将高压的块字线(WL)信号转移到不同存储器阵列块。响应于从HV电平移位器接收的块WL信号，可将驱动电压提供到对应于各种存储器单元阵列块的WL。下文图5中论述将高压输入转移到一或多个WL的HV电平移位器的示范性应用。
[0021]在现今的3D NAND快闪存储器中，HV移位器的所需数目随着高压供应系统变复杂而增加。减小HV移位器大小及复杂性(例如，减少HV移位器中晶体管的数目)且借此减小芯片布局面积及裸片大小已成为现代存储器装置设计的重要要求。减小HV移位器大小及复杂性的一技术挑战是必须处理HV移位器中敏感晶体管的降级。例如，图6是说明包含数个HV晶体管的现有技术高压移位器的示意图。用于接收高压输入的输入端口与连接到存取线的输出端口之间的路径上的例如高压PMOS晶体管(HVP)的一些此类HV晶体管经受高压应力。一些晶体管会在多次重复使用循环之后降级。例如，在由高栅极到沟道电压梯度强加的应力(也称为“V_gate
‑
V_channel”应力)下，HVP会降级，由随时间增大的阈值电压(Vth)表示。为了补偿此降级，HV移位器中包含许多组件。此会占用更多芯片空间且增加HV移位器复杂性及成本。
[0022]本专利技术者已认知HV移位器(包含HV移位器电路的)中的晶体管降级及使用HV移位器的方法的经改进解决方案，其可减少且在一些情况中防止HV移位器电路中HV晶体管的降级，同时还减少组件及降低移位器的复杂性及芯片的整体大小。在各个实施例中，本档案尤其论述一种存储器装置，其包括一群组存储器单元及包含信号传送电路及第一及第二HV控制电路的HV移位器电路。信号传送电路的P沟道晶体管可将高压输入传送到存取线。第一HV控制电路可将偏压电压耦合到P沟道晶体管达第一时段。在第一时段之后，第二HV控制电路
可将应力消除信号耦合到P沟道晶体管达第二时段以预防P沟道晶体管降级。经传送高压可用于对存取线充电以选择性读取、编程或擦除存储器单元。还公开形成此设备的方法及操作方法及其它实施例。
[0023]在以下详细描述中，参考构成特定实施例的一部分且其中通过说明展示特定实施例的附图。在图式中，相同元件符号描述所有若干视图中的基本上类似组件。可利用其它实施例，且可在不背离本公开的范围的情况下做出结构、逻辑及电变化。因此，以下详细描述不应被视为意在限制。
[0024]图1说明可包含于例如物联网(IoT)装置(例如冰箱或其它电器、传感器、电动机或致动器、移动通信装置、汽车、无人机等)的各种本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器装置，其包括：一群组存储器单元；及高压移位器电路，其包含：信号传送电路，其包含耦合于所述高压移位器电路的输入端口与输出端口之间的P沟道晶体管，所述P沟道晶体管经配置以将在所述输入端口处接收的高压输入传送到可控地耦合到所述群组存储器单元中的一或多者的存取线；第一高压控制(HVC1)电路，其经配置以可控地将偏压电压耦合到所述P沟道晶体管达第一时段；及第二高压控制(HVC2)电路，其经配置以在所述第一时段之后可控地将应力消除信号耦合到所述P沟道晶体管达第二时段以预防所述P沟道晶体管降级。2.根据权利要求1所述的存储器装置，其中所述信号传送电路进一步包含具有耦合到所述控制信号的栅极的N沟道晶体管，所述N沟道晶体管与所述P沟道晶体管串联连接且耦合于所述高压移位器电路的所述输入端口与所述输出端口之间。3.根据权利要求2所述的存储器装置，其中所述P沟道晶体管是具有正阈值电压的高压PMOS晶体管，且所述N沟道晶体管是具有负阈值电压的高压NMOS晶体管。4.根据权利要求1所述的存储器装置，其中：所述HVC1电路经配置以在所述第一时段结束时使所述偏压电压与所述P沟道晶体管解耦且将接地电势(Vss)耦合到所述P沟道晶体管；且所述HVC2电路经配置以在从所述第一时段结束起的指定切换延迟之后将所述应力消除信号耦合到所述P沟道晶体管。5.根据权利要求1所述的存储器装置，其中所述HVC1电路经配置以响应于所述输出端口处的输出电压基本上达到所述输入端口处的所述高压输入的值而使所述偏压电压与所述P沟道晶体管解耦且将所述接地电势(Vss)耦合到所述P沟道晶体管。6.根据权利要求1所述的存储器装置，其中所述HVC1电路耦合到第一N沟道晶体管的栅极，所述第一N沟道晶体管具有连接到所述P沟道晶体管的栅极的源极。7.根据权利要求6所述的存储器装置，其中所述偏压电压具有基本上等于供应电压(Vcc)的值。8.根据权利要求1所述的存储器装置，其进一步包括高压支持(HVS)电路，所述HVS电路经配置以产生所述应力消除信号，且将所述应力消除信号耦合到第二N沟道晶体管的漏极；且其中所述HVC2电路耦合到所述第二N沟道晶体管的栅极以控制所述应力消除信号到P沟道晶体管的所述栅极的所述传送。9.根据权利要求8所述的存储器装置，其中所述HVS电路包含经配置以在高压源与接地电势(Vss)之间切换的多路复用器。10.根据权利要求8所述的存储...

【专利技术属性】
技术研发人员：山田重和，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：