JFET器件及其制作方法技术

本申请公开了一种JFET器件及其制作方法，涉及半导体制造领域。该JFET器件包括衬底；位于衬底上的外延层；位于外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，第一类掺杂区域位于第二类阱中且第一类掺杂区域靠近第二类阱的边缘，第二类掺杂区域位于第一类阱中且第二类掺杂区域靠近第二类阱的边缘；场板结构及第二类重掺杂区、第一类重掺杂区；位于第一类重掺杂区、第二类重掺杂区和场板结构顶部的金属电极；解决了目前BCD工艺平台中制作的JFET器件的电学参数不满足器件需求的问题；达到了优化BCD工艺平台制作的JFET器件的击穿电压和阈值电压，优化JFET器件性能的效果。器件性能的效果。器件性能的效果。

【技术实现步骤摘要】
JFET器件及其制作方法


[0001]本申请涉及半导体制造领域，具体涉及一种JFET器件及其制作方法。

技术介绍

[0002]BCD(Bipolar
‑
CMOS
‑
DMOS)技术，是一种将Bipolar、CMOS、DMOS等高压功率器件及各种电阻电容、二极管集成在同一芯片的工艺技术，具有低成本、易封装等特点。
[0003]JFET(结型场效应管)是一种利用耗尽层宽度改变导电沟道的宽窄来控制漏电流的大小的器件。BCD工艺平台上制作JFET器件，为了节约成本一般利用已有的工艺菜单和版图层次进行。图1示出了一种BCD工艺平台上制作的现有N型JFET器件的结构示意图。由于BCD工艺平台的限制，图1所示的N型JFET器件的P型阱区19和N型阱区14之间耐压偏低，该JFET器件的电学参数达不到指标要求，无法在预定电压下工作。

技术实现思路

[0004]为了解决相关技术中的问题，本申请提供了一种JFET器件及其制作方法。该技术方案如下：
[0005]第一方面，本申请实施例提供了一种JFET器件，包括：
[0006]衬底；
[0007]位于衬底上的外延层；
[0008]位于外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，第二类阱被第一类阱包围，第一类掺杂区域位于第二类阱中且第一类掺杂区域靠近第二类阱的边缘，第二类掺杂区域位于第一类阱中且第二类掺杂区域靠近第二类阱的边缘；
[0009]场板结构，场板结构覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构；
[0010]第二类阱和外延层中形成有第二类重掺杂区，第二类掺杂区域中形成有第一类重掺杂区；
[0011]位于第一类重掺杂区、第二类重掺杂区和场板结构顶部的金属电极。
[0012]可选的，还包括第二类辅助阱，第二类辅助阱位于第二类阱中，第二类辅助阱的掺杂浓度大于第二类阱的掺杂浓度。
[0013]可选的，场板结构由氧化层、多晶硅层构成。
[0014]可选的，场板结构中的多晶硅层为掺杂多晶硅层。
[0015]可选的，衬底上形成有第二类区域，外延层位于第二类区域的上方。
[0016]可选的，第一类阱、第一类掺杂区域、第一类重掺杂区的导电类型为第一导电类型；
[0017]外延层、第二类阱、第二类掺杂区域、第二类重掺杂区的导电类型为第二导电类型；
[0018]第一导电类型和第二导电类型相反。
[0019]第二方面，本申请实施例提供了一种JFET器的制作方法，该方法包括：
[0020]在衬底上形成外延层；
[0021]在衬底上形成隔离结构；
[0022]通过光刻和离子注入工艺，在衬底上形成第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，第一类阱位于外延层中，第二类阱被第一类阱包围，第一类掺杂区域位于第二类阱中且第一类掺杂区域靠近第二类阱的边缘，第二类掺杂区域位于第一类阱中且第二类掺杂区域靠近第二类阱的边缘；
[0023]形成场板结构，场板结构覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构；
[0024]通过光刻和离子注入工艺，在第二类阱和外延层中形成第二类重掺杂区，在第二类掺杂区域中形成第一类重掺杂区；
[0025]在第一类重掺杂区、第二类重掺杂区和场板结构的顶部形成金属电极。
[0026]可选的，在形成第一类掺杂区域和第二类掺杂区域之前，该方法还包括：
[0027]通过光刻和离子注入工艺，在第二类阱中形成第二类辅助阱，第二类辅助阱的掺杂浓度大于第二类阱的掺杂浓度。
[0028]可选的，用于形成第一类掺杂区域的注入能量小于用于形成第二类阱的注入能量，用于形成第一类掺杂区域的注入剂量小于用于形成第二类阱的注入剂量；
[0029]用于形成第二类掺杂区域的注入能量小于用于形成第一类阱的注入能量，用于形成第二类掺杂区域的注入剂量小于用于形成第一类阱的注入剂量。
[0030]可选的，形成场板结构，包括：
[0031]在衬底上形成氧化层；
[0032]在氧化层表面形成多晶硅层；
[0033]通过光刻工艺定义场板结构图案；
[0034]根据场板结构图案刻蚀多晶硅层和氧化层，形成场板结构。
[0035]可选的，通过光刻工艺定义场板结构图案之前，该方法还包括：
[0036]通过离子注入工艺，对多晶硅层进行掺杂。
[0037]可选的，在衬底上形成外延层，包括：
[0038]在衬底上形成第二类区域；
[0039]在第二类区域上形成外延层。
[0040]可选的，第一类阱、第一类掺杂区域、第一类重掺杂区的导电类型为第一导电类型；
[0041]第二类阱、第二类掺杂区域、第二类重掺杂区的导电类型为第二导电类型；
[0042]第一导电类型和第二导电类型相反。
[0043]本申请技术方案，至少包括如下优点：
[0044]本申请实施例提供的JFET器件，包括衬底、外延层、位于外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构的场板结构，第二类阱和外延层中形成有第二类重掺杂区，第二类掺杂区域中形成有第一类重掺杂区，位于第一类重掺杂区、第二类重掺杂区和场板结构顶部的金属电极；利用第一类阱中的第二类掺杂区域降低第一类阱的整体浓度峰值，以及利用第二类阱中的第一类掺杂区域降低第二类阱的整体浓度峰值，解决了目前BCD工艺平台中制作的JFET器件的电学参数不满足器件需求的问题；达到了提高第一类阱和第二类阱之间的
耐压，优化BCD工艺平台制作的JFET器件的击穿电压和阈值电压，优化JFET器件性能的效果。
附图说明
[0045]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0046]图1是一种现有的JFET器件的结构示意图；
[0047]图2是本申请实施例提供的一种JFET器件的结构示意图；
[0048]图3是本申请实施例提供的一种JFET器件的结构示意图；
[0049]图4是本申请实施例提供的一种JFET器件的制作方法的流程图；
[0050]图5是本申请实施例提供的一种JFET器件的制作方法的实施示意图；
[0051]图6是本申请实施例提供的一种JFET器件的制作方法的实施示意图；
[0052]图7是本申请实施例提供的一种JFET器件的制作方法的实施示意图；
[0053]图8是本申请实施例提供的一种JFET器件的制作方法的实施示意图；
[0054]图9是本申请实施例提供的一种JFET器件的制作方法的实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种JFET器件，其特征在于，包括：衬底；位于所述衬底上的外延层；位于所述外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，所述第二类阱被所述第一类阱包围，所述第一类掺杂区域位于所述第二类阱中且所述第一类掺杂区域靠近所述第二类阱的边缘，所述第二类掺杂区域位于所述第一类阱中且所述第二类掺杂区域靠近所述第二类阱的边缘；场板结构，所述场板结构覆盖所述第一类掺杂区域和所述第一类掺杂区域内的隔离结构；所述第二类阱和所述外延层中形成有第二类重掺杂区，所述第二类掺杂区域中形成有第一类重掺杂区；位于所述第一类重掺杂区、所述第二类重掺杂区和所述场板结构顶部的金属电极。2.根据权利要求1所述的JFET器件，其特征在于，还包括第二类辅助阱，所述第二类辅助阱位于所述第二类阱中，所述第二类辅助阱的掺杂浓度大于所述第二类阱的掺杂浓度。3.根据权利要求1或2所述的JFET器件，其特征在于，所述场板结构由氧化层、多晶硅层构成。4.根据权利要求3所述的JFET器件，其特征在于，所述场板结构中的所述多晶硅层为掺杂多晶硅层。5.根据权利要求1至4任一所述的JFET器件，其特征在于，所述衬底上形成有第二类区域，所述外延层位于所述第二类区域的上方。6.根据权利要求1至5任一所述的JFET器件，其特征在于，所述第一类阱、所述第一类掺杂区域、所述第一类重掺杂区的导电类型为第一导电类型；所述外延层、所述第二类阱、所述第二类掺杂区域、所述第二类重掺杂区的导电类型为第二导电类型；所述第一导电类型和所述第二导电类型相反。7.一种JFET器件的制作方法，其特征在于，所述方法包括：在衬底上形成外延层；在所述衬底上形成隔离结构；通过光刻和离子注入工艺，在所述衬底上形成第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，所述第一类阱位于所述外延层中，所述第二类阱被所述第一类阱包围，所述第一类掺杂区域位于所述第二类阱中且所述第一类掺杂区域靠近所述第二类阱的边缘，所述第二类掺杂区域...

【专利技术属性】
技术研发人员：韩天宇，许昭昭，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：