【技术实现步骤摘要】
本专利技术涉及半导体，特别是涉及一种改善nor flash编程及擦除的均匀性的方法。
技术介绍
1、闪存是一种广泛使用的非易失性计算机存储技术，通常采用浮栅(floatinggate)或者电荷捕获结构(charge trap)在场效应晶体管(field effect transistor，fet)中存储电荷，构成存储单元。
2、而根据读写操作时逻辑门的区别，闪存分两种：nand型和nor型。nor型闪存可以对其每一个存储单元进行独立的读写操作，提供了完全的随机读取功能，因此能用于可执行程序的非易失性存储。
3、self-align source路线4xnor flash cell bit漏端(drain端)通过接触孔(ct)连接，而源端(source端)则是在控制栅刻蚀(cg刻蚀)形成源极自对准(self-alignsource)后通过光刻与刻蚀将源区浅沟槽隔离结构(sti)刻蚀掉，再通过重离子掺杂连接，每32位bits通过sas pickup ct连接出来。
4、然而，4xnor良率分析测试时发现，program&erase tail bits by mod32分析得出位于两个sas pickup中间的字线拖尾比例较高(cell verify program以最快达到目标值的字线为准进行调试，偏慢字线容易达不到编程卡控，造成拖尾)，即越远离sas pickup(sas引出端)的字线，达到目标值的速度越慢。
技术实现思路
1、鉴于以上所述
2、为实现上述目的及其他相关目的，本专利技术提供一种改善nor flash编程及擦除的均匀性的方法，所述方法包括：
3、提供nor闪存单元，其包括存储部分，且所述存储部分包括位线组及至少两个sas引出端，其中，各所述位线组包括预设数目的位线，并位于两个所述sas引出端之间；
4、对各所述位线施加电压以判断是否达到卡控值；
5、针对未达到所述卡控值的所述位线，对其对应的沟道宽度进行调整，且减小靠近所述sas引出端的所述字线对应的沟道宽度，增大远离所述sas引出端的所述字线对应的沟道宽度。
6、可选地，针对未达到卡控值的所述位线，对其所对应的沟道宽度进行调整的方法包括：
7、对所述位线对应的沟道宽度进行opc修正以得到修正值；
8、根据所述修正值对同一所述位线组的所述位线进行分小组；
9、对同一小组的所述位线进行相同的沟道宽度的调整。
10、可选地，所述方法还包括在各小组之间设置opc修正标识的步骤，且所述opc修正标识用于在opc修正时对各小组进行识别。
11、可选地，各所述字线组包括32位字线。
12、可选地，同一所述位线组至少分3个小组。
13、可选地，所述卡控值包括电压卡控值。
14、如上所述，本专利技术的改善nor flash编程及擦除的均匀性的方法，通过减小靠近sas引出端的位线对应的沟道宽度及增大远离sas引出端的位线对应的沟道宽度，从而改善闪存单元编程与擦除的均匀性。
本文档来自技高网...【技术保护点】
1.一种改善NOR Flash编程及擦除的均匀性的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的改善NOR Flash编程及擦除的均匀性的方法，其特征在于，针对未达到卡控值的所述位线，对其所对应的沟道宽度进行调整的方法包括：
3.根据权利要求1所述的改善NOR Flash编程及擦除的均匀性的方法，其特征在于，所述方法还包括在各小组之间设置OPC修正标识的步骤，且所述OPC修正标识用于在OPC修正时对各小组进行识别。
4.根据权利要求1所述的改善NOR Flash编程及擦除的均匀性的方法，其特征在于，各所述字线组包括32位字线。
5.根据权利要求5所述的改善NOR Flash编程及擦除的均匀性的方法，其特征在于，同一所述位线组至少分3个小组。
6.根据权利要求1所述的改善NOR Flash编程及擦除的均匀性的方法，其特征在于，所述卡控值包括电压卡控值。
【技术特征摘要】
1.一种改善nor flash编程及擦除的均匀性的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的改善nor flash编程及擦除的均匀性的方法，其特征在于，针对未达到卡控值的所述位线，对其所对应的沟道宽度进行调整的方法包括：
3.根据权利要求1所述的改善nor flash编程及擦除的均匀性的方法，其特征在于，所述方法还包括在各小组之间设置opc修正标识的步骤，且所述opc修正标...
【专利技术属性】
技术研发人员：何应春，薛立平，徐荣，顾林，邓慧芳，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。