一种高压JFET器件制造技术

本发明专利技术提供一种高压JFET器件，包括p型衬底、n型漂移区、p型体区、p

【技术实现步骤摘要】
一种高压JFET器件


[0001]本专利技术属于半导体功率器件
尤其是一种高压JFET器件。

技术介绍

[0002]对于传统的HV JFET，ON
‑
BV远小于OFF
‑
BV，不能满足高压启动电路中的应用要求。 高压JFET在实际工作时，由于空间电荷调制，造成开态击穿电压降低。使得器件在高压应 用时，发生开态击穿，限制了高压JFET器件在高压功率集成电路中的应用，尤其是在要求 较高电流能力的电路中。在器件尺寸不变的前提下，在JFET中引入了一个稀释电阻区域， 以减轻空间电荷调制效应，同时通过适当增加深N阱剂量，弥补由于割条牺牲的电流能力并 使ON
‑
BV接近OFF
‑
BV。

技术实现思路

[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种高压JFET器件。
[0004]为实现上述专利技术目的，本专利技术技术方案如下：
[0005]一种高压JFET器件，包括p型衬底1、p型衬底1上方的n型漂移区2、n型漂移区2内 部的p型体区6、p型体区6内部的p
+
区4和第一p型降场层71，p型体区6内部的p
+
区4 位于第一p型降场层17的上方，p型体区6右侧的n型漂移区2内部设有第二p型降场层72， n型漂移区2内部左上方设有n
+
有源区3；n型漂移区2内部右上方设有n
+
漏区5，第二p型 降场层72上方为场氧化层9，第二p型降场层72和场氧化层9之间为n型漂移区，多晶硅 栅8覆盖部分p型体区6、部分场氧化层9、和部分n型漂移区2的上表面，
[0006]在平行于器件表面的平面上，沿从n
+
有源区3到n
+
漏区5的方向为Y方向，沿垂直于从 n
+
有源区3到n
+
漏区5的方向为X方向，n型漂移区2内部表面n
+
源区3和p型体区6之间 包括多个可变掺杂区10，多个可变掺杂区10沿Y方向、或者X方向交替分布，相邻可变掺 杂区10之间为p型衬底1，可变掺杂区10为条形或块状。
[0007]作为优选方式，可变掺杂区10沿Y方向交替分布，可变掺杂区10为条形，相邻可变掺 杂区10的间距为La，可变掺杂区10在Y方向上的条宽为Lb，各La相同，各Lb相同。
[0008]作为优选方式，可变掺杂区10沿Y方向交替分布，可变掺杂区10为条形，相邻可变掺 杂区10的间距为La，可变掺杂区10在Y方向上的条宽为Lb，在Y方向上各间距La渐变， 各条宽Lb相同。
[0009]作为优选方式，可变掺杂区10沿Y方向交替分布，可变掺杂区10为条形，相邻可变掺 杂区10的间距为La，可变掺杂区10在Y方向上的条宽为Lb，各间距La相同，在Y方向 上各条宽Lb渐变。
[0010]作为优选方式，可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺 杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，各La相同，各Lb相同。
[0011]作为优选方式，可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺 杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，沿X方向上间距La渐变、 各条
宽Lb相同。
[0012]作为优选方式，可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺 杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，沿X方向上各间距La相同、 条宽Lb渐变。
[0013]作为优选方式，可变掺杂区10呈块状，相邻可变掺杂区10之间沿Y方向的间距为Lb、 X方向的间距为La，每个可变掺杂区10沿X方向的条宽为Lc、Y方向的条宽为Ld，各可变 掺杂区10的Lb分别相同，Lc分别相同，Lc分别相同，Ld分别相同。
[0014]作为优选方式，可变掺杂区10呈块状，相邻可变掺杂区10之间沿Y方向的间距为Lb、 X方向的间距为La，每个可变掺杂区10沿X方向的条宽为Lc、Y方向的条宽为Ld，沿X 防线各间距La渐变，沿Y方向各间距Lb渐变，各条宽Lc相同，各条宽Ld相同。
[0015]作为优选方式，可变掺杂区10呈块状，相邻可变掺杂区10之间沿Y方向的间距为Lb、 X方向的间距为La，每个可变掺杂区10沿X方向的条宽为Lc、Y方向的条宽为Ld，各间距 La相同，各间距Lb相同，沿X方向条宽Lc渐变，沿Y方向条宽Ld渐变。
[0016]本专利技术的有益效果为：在器件尺寸不变的前提下，在JFET中引入了一个稀释电阻区域， 以减轻空间电荷调制效应，从而增大器件的开态击穿电压。
附图说明
[0017]图1是本专利技术的半导体器件的结构示意图。
[0018]图2是实施例1的结构示意图。
[0019]图3是实施例2的结构示意图。
[0020]图4是实施例3的结构示意图。
[0021]图5是实施例4的结构示意图。
[0022]图6是实施例5的结构示意图。
[0023]图7是实施例6的结构示意图。
[0024]图8是实施例7的结构示意图。
[0025]图9是实施例8的结构示意图。图10是实施例9的结构示意图。
[0026]图中，1是p型衬底，2是n型漂移区，3是n
+
源区，4是p
+
区，5是n
+
漏区，6是p型体 区，71是第一p型降场层，72是第二p型降场层，8是多晶硅栅，9是场氧化层，10是可变 掺杂区。
具体实施方式
[0027]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露 的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加 以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精 神下进行各种修饰或改变。
[0028]实施例1
[0029]一种高压JFET器件，如图1所示，包括p型衬底1、p型衬底1上方的n型漂移区2、n 型漂移区2内部的p型体区6、p型体区6内部的p
+
区4和第一p型降场层71，p型体区6 内部的p
+
区4位于第一p型降场层17的上方，p型体区6右侧的n型漂移区2内部设有第二 p型降场层72，n
型漂移区2内部左上方设有n
+
有源区3；n型漂移区2内部右上方设有n
+
漏区5，第二p型降场层72上方为场氧化层9，第二p型降场层72和场氧化层9之间为n型 漂移区，多晶硅栅8覆盖部分p型体区6、部分场氧化层9、和部分n型漂移区2的上表面，
[0030]在平行于器件表面的平面上，沿从n
+
有源区3到n
+
漏区5的方向为Y方向，沿垂直于从 n
+
有源区3到n
+
漏区5的方向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压JFET器件，其特征在于：包括p型衬底(1)、p型衬底(1)上方的n型漂移区(2)、n型漂移区(2)内部的p型体区(6)、p型体区(6)内部的p+区(4)和第一p型降场层(71)，p型体区(6)内部的p+区(4)位于第一p型降场层(17)的上方，p型体区(6)右侧的n型漂移区(2)内部设有第二p型降场层(72)，n型漂移区(2)内部左上方设有n+有源区(3)；n型漂移区(2)内部右上方设有n+漏区(5)，第二p型降场层(72)上方为场氧化层(9)，第二p型降场层(72)和场氧化层(9)之间为n型漂移区，多晶硅栅(8)覆盖部分p型体区(6)、部分场氧化层(9)、和部分n型漂移区(2)的上表面，在平行于器件表面的平面上，沿从n+有源区(3)到n+漏区(5)的方向为Y方向，沿垂直于从n+有源区(3)到n+漏区(5)的方向为X方向，n型漂移区(2)内部表面n+源区(3)和p型体区(6)之间包括多个可变掺杂区(10)，多个可变掺杂区(10)沿Y方向、或者X方向交替分布，相邻可变掺杂区(10之间为p型衬底(1)，可变掺杂区(10)为条形或块状。2.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)沿Y方向交替分布，可变掺杂区(10)为条形，相邻可变掺杂区(10)的间距为La，可变掺杂区(10)在Y方向上的条宽为Lb，各La相同，各Lb相同。3.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)沿Y方向交替分布，可变掺杂区(10)为条形，相邻可变掺杂区(10)的间距为La，可变掺杂区(10)在Y方向上的条宽为Lb，在Y方向上各间距La渐变，各条宽Lb相同。4.根据权利要求1所述的一种高压JFET器件，其特征在于：可变掺杂区(10)沿Y方向交替分布，可变掺杂区(10)为条形，相邻可变掺杂区(10)的间距为La，可变掺杂区(10)在Y方向上的条宽为Lb，各间距La相同，...

【专利技术属性】
技术研发人员：乔明，袁章亦安，李欣键，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：