用于基于鳍状物的电子设备的固体源扩散结制造技术

描述了用于基于鳍状物的电子设备的固体源扩散的结。在一个示例中，在衬底上形成鳍状物。在衬底之上并且在鳍状物的下部部分之上沉积第一掺杂剂类型的玻璃。在衬底和鳍状物之上沉积第二掺杂剂类型的玻璃。对玻璃进行退火以将掺杂剂驱动到鳍状物和衬底中。去除玻璃并且在鳍状物之上形成不接触鳍状物的下部部分的第一接触部和第二接触部。第一接触部和第二接触部。第一接触部和第二接触部。

【技术实现步骤摘要】
用于基于鳍状物的电子设备的固体源扩散结
[0001]本申请为分案申请，其原申请是于2016年12月14日(国际申请日为 2014年7月14日)向中国专利局提交的专利申请，申请号为 201480079891.2，专利技术名称为“用于基于鳍状物的电子设备的固体源扩散结”。


[0002]本公开内容涉及基于鳍状物的电子设备，并且具体而言，涉及使用固体源扩散的结。

技术介绍

[0003]单片集成电路典型地具有大量晶体管，例如制造在平面衬底(例如硅晶圆)之上的金属
‑
氧化物半导体场效应晶体管(MOSFET)。片上系统(SoC) 架构在模拟和数字集成电路两者中使用这样的晶体管。当高速模拟电路集成在具有数字电路的单个单片结构上时，数字开关可能引入衬底噪声，这限制了模拟电路的精度和线性度。
[0004]结栅型场效应晶体管(JFET)主要用在模拟应用中，这是由于它们提供的与标准MOSFET(金属氧化物半导体FET)器件相比更优秀的低噪声性能。JFET在射频器件(例如，滤波器和平衡器)中是有用的，并且在用于电源的功率电路、功率调节器等中也是有用的。
[0005]使用注入结以建立背栅极、沟道、和顶栅极电极来在平面工艺技术的块中制造JFET晶体管。使用注入的n型和p型阱以形成顶栅极和背栅极、以及源极和漏极接触部来制造JFET。该体平面工艺可以使用形成在衬底上的鳍状物来代替MOSFET器件。FET器件在鳍状物上的形成已经被称为 FinFET架构。
附图说明
[0006]通过示例的方式，而非通过限制的方式在附图的图中示出了本专利技术的实施例，在附图中，类似的附图标记指代相似的元件。
[0007]图1
‑
4是根据本专利技术的实施例的鳍状物架构上的p沟道电流流动控制栅极的截面侧视图和对应的前视图。
[0008]图5是根据本专利技术的实施例的鳍状物架构上的n沟道电流流动控制栅极的截面侧视图。
[0009]图6是根据本专利技术的实施例的在鳍状物架构上具有多个栅极的p沟道电流流动控制器件的截面侧视图。
[0010]图7
‑
22是根据本专利技术的实施例的图1的器件的制造阶段的截面侧视图和对应的前视图。
[0011]图23
‑
28是根据本专利技术的实施例的图13
‑
22的替代的制造阶段的截面侧视图和对应的前视图。
[0012]图29是根据本专利技术的实施例的finFET架构上的晶体管的截面侧视图。
[0013]图30是根据本专利技术的实施例的图29的晶体管的电路图。
[0014]图31
‑
55是根据本专利技术的实施例的图29的晶体管的替代的制造阶段的截面侧视图和对应的前视图。
[0015]图56是根据实施例的并入利用FinFET架构构建的集成电路并包括固体源扩散结的计算设备的框图。
具体实施方式
[0016]高性能JFET可以制造在FinFET工艺架构的鳍状物上。由于JFET的电气特性依赖于其作为体传输器件的结构，所以采用与MOSFET器件相同的方式构建在鳍状物上的JFET器件失去了其体传输和高电流的能力。然而，可以使用鳍状物架构上的固体源扩散来构建JFET，以获得用于片上系统工艺技术的高性能、可缩放器件。
[0017]类似的技术可以用于形成可变电阻器。P沟道或n沟道可以形成在鳍状物中，在该鳍状物的任一侧上都具有接触部。控制栅极可以在两个接触部之间形成在鳍状物中的沟道之上。由于鳍状物内部的电流传导的性质和鳍状物的窄宽度，控制栅极在鳍状物内部提供对载流子密度的极好的静电控制。通过使用该控制栅极，根据所施加的偏置，载流子密度可以增加(通过沟道累积)或减少(通过沟道耗尽)。
[0018]相同的控制栅极技术也可以用在鳍状物中的JFET的栅极的一侧或两侧上。控制栅极起被构建到基于鳍状物的JFET架构中的可变电阻器的作用。由于JFET典型地是较长沟道的器件以维持高电压操作，所以这些控制栅极不具有增加的布局面积惩罚并可以提高完全关闭沟道所需要的夹断电压。
[0019]图1是FinFET架构中的电流流动控制栅极的截面侧视图。其示出了 FinFET架构中的衬底上的鳍状物的一部分。鳍状物106、108从覆盖在隔离氧化物104中的衬底102突出。器件101构建在衬底102和鳍状物上。n 阱106形成在鳍状物上并可以部分地延伸到衬底中，并且p型沟道108已经形成在鳍状物上的n阱之上。如所示出的鳍状物由这两个部分组成，但是，鳍状物可以延伸超出器件并且在器件的任一侧上超出n阱和p沟道。一对接触部110、112形成在p沟道中，沟道的每一侧上都有一个接触部。控制栅极114在两个接触部之间形成在鳍状物之上。从一个沟道接触部110 通过p沟道108到另一个沟道接触部112的电流流动受控制栅极114的控制。
[0020]在图2的截面前视图中示出了图1的器件101的一部分。该视图是穿过图1的线2
‑
2、穿过控制栅极114所截取的截面。如所示出的，隔离氧化物102和n阱106直接位于衬底102之上。p沟道108形成在n阱106之上。
[0021]控制栅极114形成在p沟道之上并围绕p沟道，从而在三侧上包围P 沟道。这允许控制栅极电夹断在两个接触部110、112之间通过p沟道的载流子流动。p沟道被p沟道与控制栅极之间的阻挡层118包围以防止p沟道与栅极之间的扩散。
[0022]n阱延伸穿过隔离氧化物。n阱还延伸到隔离氧化物104的顶部的上方和下方。这允许控制栅极自始至终围绕p沟道延伸以更有效地控制通过p 沟道的载流子流动。如所示出的，控制栅极在鳍状物上比在p沟道延伸地更深。这确保p沟道在三个侧上不仅是完全封闭。替代地，栅极可以被制造得较小以允许穿过p沟道的漏电流，即使当最大电压已经被施加到控制栅极时。
[0023]图3是穿过两个接触部110、112中任一个并且在该示例中穿过图1的线3
‑
3所截取
的图1的鳍状物和器件101的截面前视图。如所示出的，n阱通过隔离氧化物104深达衬底102。接触部形成在p沟道108之上以提供从外部源到p沟道的适合的连接。接触部不会在n阱之上延伸并且不如控制栅极114那么深。电极120和122形成在两个接触部110、112上，从而使电流可以被施加到两个接触部的中一个或另一个。两个接触部之间的电流流动随后由控制栅极来进行控制。
[0024]图4是替代的接触部110
‑
1的截面前视图。图4呈现了与图3相同的视图，但用于替代的实施例。可以通过将隔离氧化物124添加到图3的接触部来形成图4的接触部。相同的隔离氧化物104和n阱106形成在衬底 102(例如硅衬底)之上。P沟道108构建在n阱106之上并且顶部被覆盖有接触部110、126(与图3的接触部110类似)。在图4的示例中，附加的鳍状物间隔体124被施加在隔离氧化物与接触部126之间，以防止n阱与p 型接触部之间的扩散。实际上，首先形成鳍本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路结构，包括：包括硅的鳍状物，所述鳍状物具有下鳍状物部分和上鳍状物部分；包括P型掺杂剂的电介质层，所述电介质层直接位于所述鳍状物的所述下鳍状物部分的第一侧壁和第二侧壁上，所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第一侧壁横向相邻的第一上端部分，并且所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第二侧壁横向相邻的第二上端部分；包括氧的隔离材料，所述隔离材料与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的所述电介质层横向相邻，所述隔离材料具有第一上表面部分和第二上表面部分，其中，所述隔离材料的所述第一上表面部分位于所述电介质层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于所述电介质层的所述第二上端部分下方；以及栅极电极，其位于所述鳍状物的所述上鳍状物部分的顶部之上并与所述鳍状物的所述上鳍状物部分的侧壁横向相邻，并且所述栅极电极位于所述电介质层的所述第一上端部分和所述第二上端部分之上，并且所述栅极电极位于所述隔离材料的所述第一上表面部分和所述第二上表面部分之上。2.根据权利要求1所述的集成电路结构，其中，所述P型掺杂剂是硼。3.根据权利要求1所述的集成电路结构，其中，所述隔离材料的所述第一上表面部分与位于所述鳍状物的所述下鳍状物部分的所述第一侧壁上的所述电介质层横向相邻。4.根据权利要求3所述的集成电路结构，其中，所述隔离材料的所述第二上表面部分与位于所述鳍状物的所述下鳍状物部分的所述第二侧壁上的所述电介质层横向相邻。5.根据权利要求1所述的集成电路结构，进一步包括：与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的所述电介质层直接横向相邻的绝缘层，其中，所述隔离材料与所述绝缘层直接横向相邻。6.根据权利要求5所述的集成电路结构，其中，所述绝缘层具有的第一上端部分与所述电介质层的所述第一上端部分横向相邻，并且其中，所述绝缘层具有的第二上端部分与所述电介质层的所述第二上端部分横向相邻。7.根据权利要求6所述的集成电路结构，其中，所述绝缘层的所述第一上端部分与所述电介质层的所述第一上端部分大体上共平面，并且其中，所述绝缘层的所述第二上端部分与所述电介质层的所述第二上端部分大体上共平面。8.根据权利要求6所述的集成电路结构，其中，所述隔离材料的所述第一上表面部分位于所述绝缘层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于所述绝缘层的所述第二上端部分下方。9.根据权利要求6所述的集成电路结构，其中，所述栅极电极位于所述绝缘层的所述第一上端部分和所述第二上端部分之上。10.根据权利要求1所述的集成电路结构，其中，所述电介质层的所述第一上端部分与所述电介质层的所述第二上端部分大体上共平面。11.根据权利要求10所述的集成电路结构，其中，所述隔离材料的所述第一上表面部分与所述隔离材料的所述第二上表面部分大体上共平面。12.一种制造集成电路结构的方法，所述方法包括：
形成包括硅的鳍状物，所述鳍状物具有下鳍状物部分和上鳍状物部分；形成包括磷硅酸盐玻璃(PSG)的层，包括所述磷硅酸盐玻璃的所述层直接位于所述鳍状物的所述下鳍状物部分的第一侧壁和第二侧壁上，包括所述磷硅酸盐玻璃的所述层具有与所述鳍状物的所述下鳍状物部分的所述第一侧壁横向相邻的第一上端部分，并且包括所述磷硅酸盐玻璃的所述层具有与所述鳍状物的所述下鳍状物部分的所述第二侧壁横向相邻的第二上端部分；形成包括氧的隔离材料，所述隔离材料与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的包括所述磷硅酸盐玻璃的所述层横向相邻，所述隔离材料具有第一上表面部分和第二上表面部分，其中，所述隔离材料的所述第一上表面部分位于包括所述磷硅酸盐玻璃的所述层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于包括所述磷硅酸盐玻璃的所述层的所述第二上端部分下方；以及形成栅极电极，其位于所述鳍状物的所述上鳍状物部分的顶部之上并与所述鳍状物的所述上鳍状物部分的侧壁横向相邻，并且所述栅极电极位于包括所述磷硅酸盐玻璃的所述层的所述第一上端部分和所述第二上端部分之上，并且所述栅极电极位于所述隔离材料的所述第一上表面部分和所述第二上表面部分之上。13.根据权利要求12所述的方法，其中，所述隔离材料的所述第一上表面部分与位于所述鳍状物的所述下鳍状物部分的所述第一侧壁上的包括所述磷硅酸盐玻璃的所述层横向相邻。14.根据权利要求13所述的方法，其中，所述隔离材料的所述第二上表面部分与位于所述鳍状物的所述下鳍状物部分的所述第二侧壁上的包括所述磷硅酸盐玻璃的所述层横向相邻。15.根据权利要求12所述的方法，进一步包括：形成与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的包括所述磷硅酸盐玻璃的所述层直接横向相邻的绝缘层，其中，所述隔离材料与所述绝缘层直接横向相邻。16.根据权利要求15所述的方法，其中，所述绝缘层包括硼硅酸盐玻璃(BSG)。17.根据权利要求15所述的方法，其中，所述绝缘层具有的第一上端部分与包括所述磷硅酸盐玻璃的所述层的所述第一上端部分横向相邻，并且其中，所述绝缘层具有的第二上端部分与包括所述磷硅酸盐玻璃的所述层的所述第二上端部分横向相邻。18.一种制造集成电路结构的方法，所述方法包括：形成包括硅的鳍状物，所述鳍状物具有下鳍状物部分和上鳍状物部分；形成包括P型掺杂剂的电介质层，所述电介质层直接位于所述鳍状物的所述下鳍状物部分的第一侧壁和第二侧壁上，所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第一侧壁横向相邻的第一上端部分，并且所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第二侧壁横向相邻的第二上端部分；形成包括氧的隔离材料，所述隔离材料与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的所述电介质层横向相邻，所述隔离材料具有第一上表面部分和第二上表面部分，其中，所述隔离材料的所述第一上表面部分位于所述电介质层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于所述电介质
层的所述第二上端部分下方；以及形成栅极电极，其位于所述鳍状物的所述上鳍状物部分的顶部之上并与所述鳍状物的所述上鳍状物部分的侧壁横向相邻，并且所述栅极电极位于所述电介质层的所述第...

【专利技术属性】
技术研发人员：W，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：