一种三栅SiCJFET横向器件制造技术

本实用新型专利技术提供了一种三栅SiC JFET横向器件，包括纵向自下而上的体电极、外延层、沟道区、源极、漏极、两个第一侧栅和顶栅；每个所述第一侧栅顶部与顶栅相连，两个第一侧栅和顶栅形成倒U型栅金属结构，每个所述第一侧栅底部与外延层连接，并在顶栅处形成栅电极；所述顶栅和第一侧栅均与沟道区直接接触形成pn结；所述源极以及漏极均连接至所述外延层，且均与所述沟道区连接；在较低栅压情况下有足够低的比接触电阻，在低工作频率应用情况下，可以大幅降低驱动功耗。降低驱动功耗。降低驱动功耗。

【技术实现步骤摘要】
一种三栅SiC JFET横向器件


[0001]本技术涉及一种三栅SiC JFET横向器件。

技术介绍

[0002]SiC器件的碳化硅材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
[0003]然而其还存在阈值电压高、饱和电流时驱动电压高、材料缺陷较多、沟道迁移率较低、成本较高等技术、经济问题，严重制约着SiC器件的发展。

技术实现思路

[0004]本技术要解决的技术问题，在于提供一种三栅SiC JFET横向器件，在较低栅压情况下有足够低的比接触电阻，在低工作频率应用情况下，可以大幅降低驱动功耗。
[0005]本技术是这样实现的：一种三栅SiC JFET横向器件，包括纵向自下而上的体电极、外延层、沟道区、源极、漏极、两个第一侧栅和顶栅；
[0006]每个所述第一侧栅顶部与顶栅相连，两个第一侧栅和顶栅形成倒U型栅金属结构，每个所述第一侧栅底部与外延层连接，并在顶栅处形成栅电极；所述顶栅和第一侧栅均与沟道区直接接触形成pn结；
[0007]所述源极以及漏极均连接至所述外延层，且均与所述沟道区连接。
[0008]进一步地，还包括至少一个第二侧栅，所述第二侧栅的顶部连接至顶栅，所述第二侧栅的底部连接至外延层，所述第二侧栅均匀间隔设于两个所述第一侧栅之间；所述第二侧栅将所述沟道区分割。
[0009]进一步地，所述体电极为P型重掺杂。
[0010]进一步地，所述外延层为P型轻掺杂。
[0011]进一步地，所述沟道区为N型轻掺杂。
[0012]进一步地，所述漏极为N型轻掺杂。
[0013]进一步地，所述源极为N型轻掺杂。
[0014]进一步地，所述顶栅为P型重掺杂。
[0015]本技术的优点在于：
[0016]其具有三个相连的栅结构，包括一个平面栅和两个沟槽栅，三个栅从三个方向包裹导电沟道；三个栅均为重掺P型，从三个方向与轻掺N型沟道区构成PN结，使得SiC横向JFET器件在绝对值较小的负压情况就能形成空间电荷区，夹断导电沟道；三个相连栅结构在加正压时，由于三栅结构从三个方向环绕沟道区，故在加较小正压时即可产生较多的载流子，故可以在较低栅压情况下有足够低的比接触电阻，在低工作频率应用情况下，可以大幅降低驱动功耗。
【附图说明】
[0017]下面参照附图结合实施例对本技术作进一步的说明。
[0018]图1为本专利技术实施例提供的一种三栅SiC横向JFET器件俯视图；
[0019]图2为本专利技术实施例提供的一种三栅SiC横向JFET器件侧面中心切面图；
[0020]图3为本专利技术实施例提供的一种三栅SiC横向JFET器件正视图；
[0021]图4为本专利技术实施例提供的三栅SiC横向JFET器件多栅应用。
【具体实施方式】
[0022]本技术实施例通过提供一种三栅SiC JFET横向器件，解决了现有技术中存在阈值电压高、饱和电流时驱动电压高、沟道迁移率较低、成本较高的技术问题，实现了在较低栅压情况下有足够低的比接触电阻，在低工作频率应用情况下，可以大幅降低驱动功耗的技术效果。
[0023]请参阅图1至图3所示，本技术的一种三栅SiC JFET横向器件，包括纵向自下而上的体电极、外延层、沟道区、源极、漏极、两个第一侧栅和顶栅；
[0024]每个所述第一侧栅顶部与顶栅相连，两个第一侧栅和顶栅形成倒U型栅金属结构，每个所述第一侧栅底部与外延层连接，并在顶栅处形成栅电极；所述顶栅和第一侧栅均与沟道区直接接触形成pn结；
[0025]所述源极以及漏极均连接至所述外延层，且均与所述沟道区连接，所述体电极为P型重掺杂，所述外延层为P型轻掺杂，所述沟道区为N型轻掺杂，所述漏极为N型轻掺杂，所述源极为N型轻掺杂，所述顶栅为P型重掺杂。
[0026]如图4所示，在本技术的另一个实施例中，还包括至少一个第二侧栅，所述第二侧栅的顶部连接至顶栅，所述第二侧栅的底部连接至外延层，所述第二侧栅均匀间隔设于两个所述第一侧栅之间；所述第二侧栅将所述沟道区分割。提供的三栅SiC横向JFET器件多栅应用，其中多栅结构可以继续增加第二侧栅个数，进一步降低阈值电压，提高带电流能力。构成多沟道结构，增加导电沟道载流子密度，降低导通电阻。
[0027]一个顶栅和两个第一侧栅的SiC横向JFET器件在正向中间切面看源极和漏极互相对称，在整个器件顶端为顶栅，在顶栅下方为沟道区，沟道区左右两侧为可位置互换的源极和漏极，源极和漏极位置对称。
[0028]三栅SiC横向JFET器件在侧面中间切面看两个第一侧栅互相对称，在整个器件顶端为顶栅，在顶栅正下方为沟道区，沟道区左右两侧为位置对称的侧栅。
[0029]三栅SiC横向JFET器件的导电沟道区被一个顶栅和两个第一侧栅包围，并通过pn结的形式，在加负压时在沟道区形成空间电荷区，夹断导电沟道，因为整个沟道区被一个顶栅和两个第一侧栅从三个方向包围，故可以在较小的负电压情况下就能实现导电沟道的夹断，相对于传统SiC横向JFET可以降低负的关端电压绝对值，降低驱动功耗。
[0030]三栅SiC横向JFET器件导电沟道被三个栅包围，并通过pn结的形式，在加正压时在沟道区增加N型沟道区载流子浓度，是JFET导通电阻降低，因为整个沟道区被一个顶栅和两个第一侧栅从三个方向包围，故可以在较小的正电压情况下就能实现载流子浓度的迅速增加，相对于传统SiC横向JFET可以降低正的驱动电压就能实现较低导通电阻，从而降低驱动功耗。
[0031]三栅SiC横向JFET器件用于SiC功率器件及SiC功率集成电路。
[0032]虽然以上描述了本技术的具体实施方式，但是熟悉本
的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本技术的范围的限定，熟悉本领域的技术人员在依照本技术的精神所作的等效的修饰以及变化，都应当涵盖在本技术的权利要求所保护的范围内。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三栅SiC JFET横向器件，其特征在于：包括纵向自下而上的体电极、外延层、沟道区、源极、漏极、两个第一侧栅和顶栅；每个所述第一侧栅顶部与顶栅相连，两个第一侧栅和顶栅形成倒U型栅金属结构，每个所述第一侧栅底部与外延层连接，并在顶栅处形成栅电极；所述顶栅和第一侧栅均与沟道区直接接触形成pn结；所述源极以及漏极均连接至所述外延层，且均与所述沟道区连接。2.如权利要求1所述的一种三栅SiC JFET横向器件，其特征在于：还包括至少一个第二侧栅，所述第二侧栅的顶部连接至顶栅，所述第二侧栅的底部连接至外延层，所述第二侧栅均匀间隔设于两个所述第一侧栅之间；所述第二侧栅将所...

【专利技术属性】
技术研发人员：施广彦，李昀佶，
申请(专利权)人：泰科天润半导体科技北京有限公司，
类型：新型
国别省市：