一种异构裸片系统集成芯片结构及其制作方法技术方案

本发明专利技术提供一种异构裸片系统集成芯片结构及其制作方法，方法包括：提供晶圆片，晶圆片中形成有多个第一裸片，第一裸片顶部形成外接焊线板和第一焊线板；在第一裸片上、第一焊线板远离外接焊线板一侧形成第一可固化粘接层；在第二裸片上形成有第二焊线板；将第二裸片粘接在第一裸片上的第一可固化粘接层上，第二裸片上的第二焊线板与第一裸片上的第一焊线板隔空垂直相对，在第一裸片上的第一焊线板与第二裸片上的第二焊线板之间形成空腔；在空腔内形成导电互连结构；沿各个第一裸片与晶圆片之间分割区域切割第一裸片；与外接焊线板形成外接互连线；胶封第一裸片顶面和第二裸片侧面。本发明专利技术提高集成度，简化了工艺，有利于减小封装结构的体积。装结构的体积。装结构的体积。

【技术实现步骤摘要】
一种异构裸片系统集成芯片结构及其制作方法


[0001]本专利技术涉及半导体
，尤其涉及一种异构裸片系统集成芯片结构及其制作方法。

技术介绍

[0002]系统级封装Sip(System in Package)能够将多个不同功能的有源元件，以及无源元件、微机电系统(MEMS)、光学元件等其他元件，组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成。有效解决了SOC(系统级芯片)不能集成模拟、射频和数字功能。系统级封装SiP集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。然而，目前芯片从开始设计到最终产品完成生产的周期仍然很长，无法满足越来越快的产品更新迭代速度。而一旦产品更新不够快，就无法满足市场需求和整个行业的发展速度。因此，芯片制造过程中，对于芯片封装的要求，尤其是时效性要求也与日俱增。
[0003]晶圆级系统封装主要包括物理连接和电性连接这两个重要工艺。比如：采用键合工艺实现待集成芯片与晶圆之间的物理连接，通过电镀技术实现半导体器件之间的电性连接，通过硅通孔(Through
‑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种异构裸片系统集成芯片的制作方法，其特征在于，包括：提供晶圆片，所述晶圆片中形成有多个第一裸片，所述第一裸片顶部形成有外接焊线板和第一焊线板；在所述第一裸片上、所述第一焊线板远离所述外接焊线板的一侧形成第一可固化粘接层；提供多个第二裸片，所述第二裸片上形成有第二焊线板；将所述第二裸片粘接在所述第一裸片上的所述第一可固化粘接层上，所述第二裸片上的所述第二焊线板与所述第一裸片上的所述第一焊线板隔空垂直相对，在所述第一裸片上的所述第一焊线板与所述第二裸片上的所述第二焊线板之间形成空腔；在所述空腔内形成导电互连结构；沿各个所述第一裸片与所述晶圆片之间的分割区域切割粘接有所述第二裸片的所述第一裸片；与所述第一裸片上的所述外接焊线板形成外接互连线；胶封所述第一裸片的顶面和所述第二裸片的侧面。2.根据权利要求1所述的异构裸片系统集成芯片的制作方法，其特征在于，所述空腔形成于所述第一裸片、所述第一裸片上的所述第一焊线板、所述第一可固化粘接层、所述第二裸片以及所述第二裸片上的所述第二焊线板之间。3.根据权利要求2所述的异构裸片系统集成芯片的制作方法，其特征在于，在所述空腔内形成导电互连结构包括：通过电镀工艺在所述空腔内形成所述导电互连结构。4.根据权利要求3所述的异构裸片系统集成芯片的制作方法，其特征在于，所述导电互连结构的材料包括铜、镍、锌、锡、银、金、钨和镁中的一种或多种。5.根据权利要求1所述的异构裸片系统集成芯片的制作方法，其特征在于，在所述第一裸片上、所述第一焊线板远离所述外接焊线板的一侧形成第一可固化粘接层之前，还包括：在所述外接焊线板上形成介质覆盖层。6.根据权利要求5所述的异构裸片系统集成芯片的制作方法，其特征在于，在所述空腔内形成导电互连结构之前，还包括：去除所述外接焊线板上的所述介质覆盖层。7.根据权利要求6所述的异构裸片系统集成芯片的制作方法，其特征在于，所述介质覆盖层的材料为聚酰亚胺或高含碳介质，去除所述介质覆盖层的方法包括等离子气体氧化和/或氮化。8.根据权利要求1所述的异构裸片系统集成芯片的制作方法，其特征在于，在所述空腔内形成导电互连结构同时，还包括：在所述外接焊线板上形成外接焊线凸片。9.根据权利要求8所述的异构裸片系统集成芯片的制作方法，其特征在于，形成所述外接焊线凸片的方法包括：通过电镀工艺在所述外接焊线板上形成所述外接焊线凸片。10.根据权利要求1所述的异构裸片系统集成芯片的制作方法，其特征在于，在沿各个所述第一裸片与所述晶圆片之间的分割区域切割粘接...

【专利技术属性】
技术研发人员：蔺光磊，
申请(专利权)人：芯知微上海电子科技有限公司，
类型：发明
国别省市：