一种晶圆级芯片封装方法及封装结构技术

本发明专利技术提供了一种晶圆级芯片封装方法及封装结构，封装方法包括：提供器件晶圆，器件晶圆包括相对的第一表面和第二表面，器件晶圆中具有若干个待封装芯片，待封装芯片具有暴露出第一表面的第一焊垫；提供封盖基板，封盖基板包括上下叠置的衬底层和互连层，互连层中具有若干个导电互连结构，且互连层背离衬底层的一侧暴露出导电互连结构的第一外部连接端；将互连层与器件晶圆的第一表面键合，使第一焊垫和第一外部连接端相对形成空隙；在空隙中形成导电凸块，以电连接第一焊垫和第一外部连接端。本发明专利技术通过电镀工艺在封盖基板和器件晶圆中形成导电凸块，来代替现有封装工艺中通过硅通孔实现导电连接，省略了昂贵的硅通孔封装工艺，降低了封装成本。降低了封装成本。降低了封装成本。

【技术实现步骤摘要】
一种晶圆级芯片封装方法及封装结构


[0001]本专利技术涉及半导体器件封装
，尤其涉及一种晶圆级芯片封装方法及封装结构。

技术介绍

[0002]目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显地降低工作量与设备的需求。
[0003]现有的晶圆级封装，多数采用硅通孔，该技术工艺复杂，硅孔的直径受到限制，通常控制在30微米以内；如果将硅孔做的比较大，硅孔内填充的金属在后期使用时受热膨胀，导致硅孔或绝缘层破裂。因此，只能将硅孔做得较小；但小硅孔内的绝缘物质沉积、阻挡层/种子层沉积、以及填充金属又会变得很困难。因此，工艺控制比较难把控，良率比较低，另外电路板上纵向堆叠多层结构，不利于封装的小型化。
[0004]因此，期待一种新的晶圆级封装结构及其制造方法，可以提高良率满足小型化的封装要求。

技术实现思路

[0005]本专利技术的目的在于提供一种晶圆级芯片封装方法及封装结构，通过导电凸块来代替现有封装工艺中硅通孔工艺实现导电连接，省略了昂贵的硅通孔封装工艺，降低了封装成本。
[0006]为了实现上述目的，本专利技术提供一种晶圆级芯片封装方法，包括：
[0007]提供器件晶圆，所述器件晶圆包括相对的第一表面和第二表面，所述器件晶圆中具有若干个待封装芯片，所述待封装芯片具有暴露出所述第一表面的第一焊垫；
[0008]提供封盖基板，所述封盖基板中具有若干个导电互连结构，且所述封盖基板的下表面暴露出所述导电互连结构的第一外部连接端；
[0009]将所述互连层与所述器件晶圆的第一表面键合，使所述第一焊垫和所述第一外部连接端相对形成空隙；
[0010]在所述空隙中形成导电凸块，以电连接所述第一焊垫和所述第一外部连接端。
[0011]本专利技术还提供一种晶圆级芯片封装结构，包括：
[0012]提供器件晶圆，所述器件晶圆包括相对的第一表面和第二表面，所述器件晶圆中具有若干个待封装芯片，所述待封装芯片具有暴露出所述第一表面的第一焊垫；
[0013]提供封盖基板，所述封盖基板中具有若干个导电互连结构，且所述互连层背离所述衬底层的一侧暴露出所述导电互连结构的第一外部连接端；
[0014]将所述封盖基板与所述器件晶圆的第一表面键合，使所述第一焊垫和所述第一外部连接端相对形成空隙；
[0015]在所述空隙中形成导电凸块，以电连接所述第一焊垫和所述第一外部连接端。
[0016]本专利技术的技术方案的有益效果在于：提前制作具有导电互连结构的互连层，通过键合工艺将互连层与器件晶圆键合，并在空隙中形成导电凸块以电连接待封装芯片和导电互连结构，代替了现有封装工艺中通过硅通孔实现导电连接，省略了昂贵的TSV(硅通孔)封装工艺，降低了封装成本。
[0017]进一步的，通过电镀工艺形成导电凸块，提高了封装效率。
[0018]进一步的，通过这种键合方式能够有效地降低封盖基板和器件晶圆之间的应力，改善现有封装工艺过程中晶圆翘曲的问题，且有效地降低了封装成本。
[0019]进一步的，在互连层和衬底层之间形成释放层，释放该释放层去除衬底层，能够缩小芯片封装结构的封装尺寸。
附图说明
[0020]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本专利技术实施例1的晶圆级芯片封装方法的流程示意图；
[0022]图2至图12为本专利技术实施例1的晶圆级芯片封装方法中根据相应步骤分别对应的结构示意图；
[0023]图12为本专利技术实施例1的不包括空腔的晶圆级封装结构的结构示意图；
[0024]图11为本专利技术实施例2的晶圆级封装结构的结构示意图。
[0025]附图标记说明：
[0026]100、器件晶圆；101、第一表面；102、第二表面；103、待封装芯片；104、第一焊垫；200、初始支撑层；200
’
、键合层；201、空腔；300、封盖基板；301、衬底层；302、互连层；303、导电互连结构；304、第一外部连接端；305、开口；306、空隙；307、第二外部连接端；310、释放层；400、导电凸块；401、外部互连凸块；500、封装层。
具体实施方式
[0027]以下结合附图和具体实施例对本专利技术作进一步详细说明。根据下面的说明和附图，本专利技术的优点和特征将更清楚，然而，需说明的是，本专利技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0028]在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文的本专利技术实施例能够以不同于本文的或所示的其他顺序来操作。类似的，如果本文的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每
一图中。
[0029]如果本文的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
[0030]实施例1
[0031]参考图1，本专利技术提供了一种晶圆级封装方法，包括：
[0032]S01：提供器件晶圆，器件晶圆包括相对的第一表面和第二表面，器件晶圆中具有若干个待封装芯片，待封装芯片具有暴露出所述第一表面的第一焊垫；
[0033]S02：提供封盖基板，封盖基板中具有若干个导电互连结构，且封盖基板的下表面暴露出所述导电互连结构的第一外部连接端；
[0034]S03：将封盖基板与器件晶圆的第一表面键合，使第一焊垫和第一外部连接端相对形成空隙；
[0035]S04：在空隙中形成导电凸块，以电连接第一焊垫和第一外部连接端。
[0036]参考图2至图10，根据本专利技术实施例1的一种晶圆级封装方法的步骤对应的结构示意图详细说明各步骤。
[0037]参考图2，执行步骤S01，提供器件晶圆100，器件晶圆100包括相对的第一表面101和第二表面102，器件晶圆100中具有若干个待封装芯片103，待封装芯片103具有暴露本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级芯片封装方法，其特征在于，包括：提供器件晶圆，所述器件晶圆包括相对的第一表面和第二表面，所述器件晶圆中具有若干个待封装芯片，所述待封装芯片具有暴露出所述第一表面的第一焊垫；提供封盖基板，所述封盖基板中具有若干个导电互连结构，且所述封盖基板的下表面暴露出所述导电互连结构的第一外部连接端；将所述封盖基板与所述器件晶圆的第一表面键合，使所述第一焊垫和所述第一外部连接端相对形成空隙；在所述空隙中形成导电凸块，以电连接所述第一焊垫和所述第一外部连接端。2.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述封盖基板包括上下叠置的互连层和衬底层，所述导电互连结构位于所述互连层中。3.根据权利要求2所述的晶圆级芯片封装方法，其特征在于，所述键合方法包括：在所述第一表面形成键合层，用于将所述互连层与所述第一表面键合。4.根据权利要求3所述的晶圆级芯片封装方法，其特征在于，所述待封装芯片具有功能区，所述方法还包括：形成贯穿所述键合层的空腔，所述空腔暴露出所述待封装芯片的功能区。5.根据权利要求2所述的晶圆级芯片封装方法，其特征在于，形成所述空隙后、形成所述导电凸块前或，形成所述导电凸块后，所述方法还包括：去除所述衬底层。6.根据权利要求2所述的晶圆级芯片封装方法，其特征在于，通过研磨去除所述衬底层或，所述互连层与所述衬底层之间设有释放层，通过释放所述释放层去除所述衬底层。7.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，通过电镀工艺形成所述导电凸块。8.根据权利要求7所述的晶圆级芯片封装方法，其特征在于，所述电镀工艺包括化学镀；所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。9.根据权利要求2所述的晶圆级芯片封装方法，其特征在于，所述互连层与所述第一外部连接端相对的一侧表面暴露有第二外部连接端，形成所述导电凸块时或形成所述导电凸块后，所述方法还包括：在所述第二外部连接端上形成外部互连凸块。10.根据权利要求1所述晶圆级芯片封...

【专利技术属性】
技术研发人员：蔺光磊，
申请(专利权)人：芯知微上海电子科技有限公司，
类型：发明
国别省市：