一种集成多器件的封装方法及封装结构技术

本发明专利技术提供一种集成多器件的封装方法及封装结构，包括：提供基板，在基板上形成第一电连接结构；在基板上形成介质层，在介质层上分别形成第二电连接结构和第三电连接结构，介质层上还形成有多个裸露的第一焊垫；在第一微器件上形成第二焊垫；在第二微器件上形成第三焊垫；将第一微器件和第二微器件分别粘接在介质层上，使第二焊垫和第三焊垫分别与第一焊垫相对，且第二焊垫和第三焊垫分别与第一焊垫之间形成空隙；采用电镀工艺在空隙中形成导电凸块，第一焊垫与第二焊垫和第三焊垫之间通过导电凸块电连接。通过电镀工艺在微器件与介质层之间形成导电凸块，从而实现将不同的微器件与基板进行电连接，解决了良率低的问题，提高集成度。成度。成度。

【技术实现步骤摘要】
一种集成多器件的封装方法及封装结构


[0001]本专利技术涉及半导体器件
，尤其涉及一种集成多器件的封装方法及封装结构。

技术介绍

[0002]随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。
[0003]目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
[0004]Interposer中的Silicon Interposer是用硅片做的类似电路板的器件，但其线宽、节点间距等都比电路板小。不同功能的芯片，比如CPU、DRAM等可以连到同一silicon interposer上面，通过Silicon Interposer完成很多运算和数据交流，这样做比较省电，增加带宽。类似于PCB，Silicon Interposer一般都有灌铜的通孔(硅通孔)，不同芯片之间联合运算的结果，通过硅通孔传到与之连接的package substrate上，package substrate连接电路板。所以Silicon Interposer和package substrate相当于连接多个芯片和同一电路板之间的桥梁。Silicon Interposer的硅通孔制作，传统工艺复杂，硅孔的直径受到限制，通常控制在30微米以内；如果将硅孔做得比较大，硅孔内填充的金属在后期使用时受热膨胀，导致硅孔或绝缘层破裂。因此，只能将硅孔做得较小；但小硅孔内的绝缘物质沉积、阻挡层/种子层沉积、以及填充金属又会变得很困难，因此，工艺控制比较难，良率也比较低，另外电路板上纵向堆叠多层结构，不利于封装的小型化。
[0005]因此，期待一种新的一种集成多器件的封装结构及封装方法，可以提高良率，满足小型化的要求。

技术实现思路

[0006]本专利技术的目的在于提供一种集成多器件的封装方法及封装结构，提高良率，满足小型化。
[0007]为了实现上述目的，本专利技术提供一种集成多器件的封装方法，包括：
[0008]提供基板，在所述基板上形成第一电连接结构；
[0009]在所述基板上形成介质层，在所述介质层上分别形成第二电连接结构和第三电连接结构；所述第二电连接结构和所述第三电连接结构分别与所述第一电连接结构电连接，所述介质层上还形成有多个裸露的第一焊垫，所述第一焊垫分别与所述第二电连接结构和所述第三电连接结构电连；
[0010]提供第一微器件，在所述第一微器件上形成第二焊垫；
[0011]提供第二微器件，在所述第二微器件上形成第三焊垫；
[0012]将所述第一微器件和所述第二微器件分别粘接在所述介质层上，使所述第二焊垫和第三焊垫分别与所述第一焊垫相对，且所述第二焊垫和所述第三焊垫分别与所述第一焊垫之间形成空隙；
[0013]采用电镀工艺在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫和第三焊垫之间通过所述导电凸块电连接。
[0014]本专利技术还提供一种集成多器件的封装结构，包括：
[0015]基板，在所述基板上形成第一电连接结构；
[0016]介质层，所述介质层位于所述基板的上方，在所述介质层上分别形成第二电连接结构和第三电连接结构，所述第二电连接结构和所述第三电连接结构分别与所述第一电连接结构电连接，所述介质层上还形成有多个裸露的第一焊垫，所述第一焊垫分别与所述第二电连接结构和所述第三电连接结构电连接；
[0017]第一微器件，位于所述介质层的上方，在所述第一微器件上形成第二焊垫；
[0018]第二微器件，位于所述介质层的上方，且位于所述第一微器件的一侧，在所述第二微器件上形成第三焊垫；
[0019]导电凸块，通过电镀工艺形成于所述第一焊垫和所述第二焊垫之间以及所述第一焊垫和所述第三焊垫之间并分别与所述第一焊垫和所述第二焊垫以及第一焊垫与所述第三焊垫电连接。
[0020]本专利技术的有益效果在于：
[0021]本专利技术通过将不同的微器件与基板进行电连接，通过电镀工艺在微器件与介质层之间形成导电凸块，解决了良率低的问题，利于封装的小型化。
[0022]本专利技术通过将多个微器件和基板键合过程中，多个微器件与介质层中的焊垫的位置相对应，通过电镀工艺在微器件与介质层之间形成导电凸块，从而解决了良率低的问题，利于封装的小型化。
[0023]进一步地，在第二子介质层和第一微器件及第二微器件之间通过采用可光刻的键合材料进行粘接提高了整个结构的机械强度，简化了集成流程和工艺，可以省去现有技术中的充填灌胶工艺。
[0024]进一步地，可光刻的键合材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一微器件、第二微器件分别与第二子介质层的结合应力。
附图说明
[0025]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1
‑
图15为本专利技术实施例1所提供的集成多器件的封装方法各步骤对应的结构示意图；
[0027]图16为本专利技术实施例2所提供的集成多器件的封装方法的结构示意图。
[0028]附图标记：
[0029]100、基板；101、第一互连孔；102、导电互连层；200、第一子介质层；201、第二子介质层；300、第一电连接块；301、第一插塞；400、第二电连接块；401、第二插塞；500、第一焊垫；600、第一微器件；601、第二焊垫；700、第二微器件；701、第三焊垫；800、可光刻的键合材料；801、导电凸块；900、封装层；901、焊球；902、空隙。
具体实施方式
[0030]以下结合附图和具体实施例对本专利技术的集成多器件的封装方法及封装结构作进一步详细说明。根据下面的说明和附图，本专利技术的优点和特征将更清楚，然而，需说明的是，本专利技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0031]在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成多器件的封装方法，其特征在于，包括：提供基板，在所述基板上形成第一电连接结构；在所述基板上形成介质层，在所述介质层上分别形成第二电连接结构和第三电连接结构；所述第二电连接结构和所述第三电连接结构分别与所述第一电连接结构电连接，所述介质层上还形成有多个裸露的第一焊垫，所述第一焊垫分别与所述第二电连接结构和第三电连接结构电连；提供第一微器件，在所述第一微器件上形成第二焊垫；提供第二微器件，在所述第二微器件上形成第三焊垫；将所述第一微器件和所述第二微器件分别粘接在所述介质层上，使所述第二焊垫和第三焊垫分别与所述第一焊垫相对，且所述第二焊垫和所述第三焊垫分别与所述第一焊垫之间形成空隙；采用电镀工艺在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫和第三焊垫之间通过所述导电凸块电连接。2.如权利要求1所述的集成多器件的封装方法，其特征在于，所述粘结的方法包括：通过可光刻的键合材料将所述第一微器件和所述第二微器件粘合在所述介质层上。3.如权利要求2所述的集成多器件的封装方法，其特征在于，所述可光刻的键合材料至少覆盖所述第一微器件和所述第二微器件的面积的10％。4.如权利要求2所述的集成多器件的封装方法，其特征在于，所述可光刻的键合材料包括：膜状干膜或液态干膜。5.如权利要求1所述的集成多器件的封装方法，其特征在于，所述电镀工艺包括化学镀；所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。6.如权利要求1所述的集成多器件的封装方法，其特征在于，所述空隙的高度为5μm至200μm。7.如权利要求1所述的集成多器件的封装方法，其特征在于，所述第一焊垫、所述第二焊垫和所述第三焊垫的材料包括铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。8.如权利要求1所述的集成多器件的封装方法，其特征在于，所述第一电连接结构的形成方法包括：通过刻蚀工艺形成第一互连孔，在所述第一互连孔中形成导电互连层，所述导电互连层覆盖所述第一互连孔的内表面和所述基板的表面。9.如权利要求8所述的集成多器件的封装方法，其特征在于，所述介质层的形成方法包括：在所述导电互连层上形成第一子介质层，在所述第一子介质层内形成第二电连接结构和第三电连接结构，所述第二电连接结构和所述第三电连接结构分别与所述导电互连层电连；在所述第一子介质层上形成第二子介质层，所述第二子介质层上形成多个裸露的第一
焊垫，所述第一焊垫分别与所述第二电连接结构和所述第三电连接结构电连；所述第一子介质层和所述第二子介质层构成所述介质层。10.如权利要求9所述的集成多器件的封...

【专利技术属性】
技术研发人员：蔺光磊，
申请(专利权)人：芯知微上海电子科技有限公司，
类型：发明
国别省市：