【技术实现步骤摘要】
一种集成多器件的封装方法及封装结构
[0001]本专利技术涉及半导体器件
，尤其涉及一种集成多器件的封装方法及封装结构。
技术介绍
[0002]随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。
[0003]目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
[0004]Interposer中的Silicon Interposer是用硅片做的类似电路板的器件，但其线宽...
【技术保护点】
【技术特征摘要】
1.一种集成多器件的封装方法，其特征在于，包括：提供基板，在所述基板上形成第一电连接结构；在所述基板上形成介质层，在所述介质层上分别形成第二电连接结构和第三电连接结构；所述第二电连接结构和所述第三电连接结构分别与所述第一电连接结构电连接，所述介质层上还形成有多个裸露的第一焊垫，所述第一焊垫分别与所述第二电连接结构和第三电连接结构电连；提供第一微器件，在所述第一微器件上形成第二焊垫；提供第二微器件，在所述第二微器件上形成第三焊垫；将所述第一微器件和所述第二微器件分别粘接在所述介质层上，使所述第二焊垫和第三焊垫分别与所述第一焊垫相对，且所述第二焊垫和所述第三焊垫分别与所述第一焊垫之间形成空隙；采用电镀工艺在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫和第三焊垫之间通过所述导电凸块电连接。2.如权利要求1所述的集成多器件的封装方法，其特征在于，所述粘结的方法包括：通过可光刻的键合材料将所述第一微器件和所述第二微器件粘合在所述介质层上。3.如权利要求2所述的集成多器件的封装方法，其特征在于，所述可光刻的键合材料至少覆盖所述第一微器件和所述第二微器件的面积的10％。4.如权利要求2所述的集成多器件的封装方法，其特征在于，所述可光刻的键合材料包括：膜状干膜或液态干膜。5.如权利要求1所述的集成多器件的封装方法，其特征在于，所述电镀工艺包括化学镀；所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。6.如权利要求1所述的集成多器件的封装方法，其特征在于，所述空隙的高度为5μm至200μm。7.如权利要求1所述的集成多器件的封装方法，其特征在于，所述第一焊垫、所述第二焊垫和所述第三焊垫的材料包括铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。8.如权利要求1所述的集成多器件的封装方法，其特征在于，所述第一电连接结构的形成方法包括：通过刻蚀工艺形成第一互连孔，在所述第一互连孔中形成导电互连层，所述导电互连层覆盖所述第一互连孔的内表面和所述基板的表面。9.如权利要求8所述的集成多器件的封装方法，其特征在于，所述介质层的形成方法包括：在所述导电互连层上形成第一子介质层，在所述第一子介质层内形成第二电连接结构和第三电连接结构，所述第二电连接结构和所述第三电连接结构分别与所述导电互连层电连；在所述第一子介质层上形成第二子介质层，所述第二子介质层上形成多个裸露的第一
焊垫，所述第一焊垫分别与所述第二电连接结构和所述第三电连接结构电连；所述第一子介质层和所述第二子介质层构成所述介质层。10.如权利要求9所述的集成多器件的封...
【专利技术属性】
技术研发人员：蔺光磊，
申请(专利权)人：芯知微上海电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。