一种系统级封装方法及封装结构技术方案

本发明专利技术提供一种系统级封装方法及封装结构，属于半导体技术领域，包括：提供PCB板，所述PCB板具有正面和背面，所述正面形成有多个裸露的第一焊垫；提供第一芯片，所述第一芯片具有相对的第一表面和第二表面，与所述PCB板相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫；将所述第一芯片与所述PCB板通过干膜连接，所述第一焊垫与所述第二焊垫相对围成空隙；通过电镀工艺在所述空隙内形成导电凸块以电连接所述第一焊垫和第二焊垫。本发明专利技术通过将第一芯片与PCB板直接电连接，通过电镀工艺在芯片与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。能。能。

【技术实现步骤摘要】
一种系统级封装方法及封装结构


[0001]本专利技术涉及半导体
，尤其涉及一种系统级封装方法及封装结构。

技术介绍

[0002]随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
[0003]现有的系统级封装，存在以下缺点：a、工艺复杂，造成封装效率低；b、需要先将芯片与器件晶圆实现电连接，最后才能实现与PCB电连接，使得封装尺寸大，工艺复杂，成本高等问题。
[0004]因此，亟待一种新的系统级封装方法及封装结构，可以解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。

技术实现思路

[0005]本专利技术的目的在于提供一种系统级封装方法及封装结构，至少能够解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
[0006]为了实现上述目的，一方面，本专利技术提供一种系统级封装方法，包括：
[0007]提供PCB板，所述PCB板具有正面和背面，所述正面形成有多个裸露的第一焊垫；
[0008]提供第一芯片，所述第一芯片具有相对的第一表面和第二表面，与所述PCB板相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫；
[0009]将所述第一芯片与所述PCB板通过干膜连接，所述第一焊垫与所述第二焊垫相对围成空隙；
[0010]通过电镀工艺在所述空隙内形成导电凸块以电连接所述第一焊垫和第二焊垫。
[0011]另一方面，本专利技术还提供一种系统级封装结构，包括：
[0012]PCB板，所述PCB板具有正面和背面，所述正面具有多个裸露的第一焊垫；
[0013]第一芯片，所述第一芯片具有相对的第一表面和第二表面，与所述PCB板相对的为第一表面，所述第一表面具有多个裸露的第二焊垫；所述第一芯片通过干膜键合在所述PCB板上；
[0014]导电凸块，通过电镀工艺形成于所述第一焊垫与所述第二焊垫之间并与所述第一焊垫与所述第二焊垫电连接。
[0015]本专利技术的有益效果在于：
[0016]通过将第一芯片与PCB板直接电连接，通过电镀工艺在芯片与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
[0017]进一步地，PCB板上的第一焊垫和第一芯片的第二焊垫之间形成空隙，通过电镀工艺形成的导电凸块形成在空隙中，能够提高结合强度。且形成完导电凸块后，即可实现第一焊垫和第一芯片之间的电连接，无需其他辅助实现电连接的工艺，简化工艺流程。
[0018]进一步地，第一芯片与PCB板之间通过干膜实现物理连接，而且干膜覆盖所述导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
[0019]进一步地，干膜材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片与PCB板的结合应力。
附图说明
[0020]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1至图7为本专利技术实施例1所提供的系统级封装方法中不同步骤对应的结构示意图；
[0022]图8为本专利技术实施例2所提供的系统级封装结构的示意图；
[0023]图9为本专利技术实施例3所提供的系统级封装结构的示意图；
[0024]图10为本专利技术实施例4所提供的系统级封装结构的示意图。
[0025]附图标记：21、基板；22、介质层；31、第三焊垫；32、导电插塞；40、第一焊垫；50、干膜；51、第一空腔；60、第二焊垫；70、导电凸块；70a、空隙；80、焊球；100、第一芯片；200、塑封层；201、连通孔。
具体实施方式
[0026]以下结合附图和具体实施例对本专利技术的系统级封装方法及封装结构作进一步详细说明。根据下面的说明和附图，本专利技术的优点和特征将更清楚，然而，需说明的是，本专利技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0027]在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本专利技术实施例能够以不同于本文所述的或所述的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
[0028]实施例1
[0029]本实施例1提供了一种系统级封装方法，包括以下步骤：
[0030]S01：提供PCB板，所述PCB板具有正面和背面，所述正面形成有多个裸露的第一焊
垫40；
[0031]S02：提供第一芯片100，所述第一芯片100具有相对的第一表面和第二表面，与所述PCB板相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫60；
[0032]S03：将所述第一芯片100与所述PCB板通过干膜50连接，所述第一焊垫40与所述第二焊垫60相对围成空隙70a；
[0033]S04：通过电镀工艺在所述空隙70a内形成导电凸块70以电连接所述第一焊垫40和第二焊垫60。
[0034]需要说明的是，步骤S0N不代表先后顺序。
[0035]图1至图7是本实施例各步骤对应的结构示意图。下面请参考图1至图7对系统级封装方法进行详细阐述。
[0036]参考图1，提供PCB板，所述PCB板具有正面和背面，所述正面形成有多个裸露的第一焊垫40。
[0037]PCB板的形成方法有很多，下面以一种实施例作为说明。
[0038]继续参考图1，提供基板21，基板21的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。
[0039]所述PCB板包括：至少一基板21，位于所述基板21内的导电插塞32，所述第一焊垫40位于顶层基板21上且与所述导电插塞32电连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统级封装方法，其特征在于，包括：提供PCB板，所述PCB板具有正面和背面，所述正面形成有多个裸露的第一焊垫；提供第一芯片，所述第一芯片具有相对的第一表面和第二表面，与所述PCB板相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫；将所述第一芯片与所述PCB板通过干膜连接，所述第一焊垫与所述第二焊垫相对围成空隙；通过电镀工艺在所述空隙内形成导电凸块以电连接所述第一焊垫和第二焊垫。2.根据权利要求1所述的系统级封装方法，其特征在于，所述干膜覆盖所述导电凸块外围的区域。3.根据权利要求1所述的系统级封装方法，其特征在于，所述干膜的厚度为60
‑
160μm。4.根据权利要求1所述的系统级封装方法，其特征在于，所述干膜包括液态干膜或膜状干膜。5.根据权利要求4所述的系统级封装方法，其特征在于，所述干膜的形成方法包括：所述PCB板与所述第一芯片键合之前，在所述PCB板上形成干膜；或者，所述PCB板与所述第一芯片键合之前，在所述第一芯片上形成干膜。6.根据权利要求1所述的系统级封装方法，其特征在于，所述第一芯片含有第二空腔或未含有第二空腔。7.根据权利要求1所述的系统级封装方法，其特征在于，所述第一芯片为多个，多个第一芯片为同功能芯片；或者，所述多个第一芯片至少包括两种不同功能的芯片。8.根据权利要求1所述的系统级封装方法，其特征在于，所述第一芯片包括MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、电容、电感中的至少一种。9.根据权利要求1所述的系统级封装方法，其特征在于，形成所述导电凸块后，还包括：形成塑封层，覆盖所述PCB板及所述第一芯片。10.根据权利要求1所述的系统级封装方法，其特征在于，所述PCB板包括：至少一基板，在所述基板内形成有导电插塞，所述第一焊垫位于顶层的所述导电插塞上且与相应的所述导电插塞电连接。11.根据权利要求10所述的系统级封装方法，其特征...

【专利技术属性】
技术研发人员：蔺光磊，
申请(专利权)人：芯知微上海电子科技有限公司，
类型：发明
国别省市：