一种系统级封装方法及封装结构技术方案

本发明专利技术提供了一种系统级封装方法及封装结构，封装方法包括：提供器件晶圆，器件晶圆包括相对的第一表面和第二表面，器件晶圆内包含若干个待封装芯片，待封装芯片具有暴露出第一表面的焊垫；提供封盖基板，封盖基板具有若干个导电互连结构，且下表面暴露出导电互连结构的第一外部连接端；在焊垫上或在导电互连结构的第一外部连接端上形成导电凸块；将封盖基板与器件晶圆的第一表面键合，并使导电互连结构的第一外部连接端和焊垫通过导电凸块电连接。本发明专利技术在器件晶圆和封盖基板之间形成导电凸块用以电连接待封装芯片和导电互连结构，代替了现有封装工艺中通过硅通孔实现导电连接，降低封装成本，提高封装效率，以及缩小封装尺寸。以及缩小封装尺寸。以及缩小封装尺寸。

【技术实现步骤摘要】
一种系统级封装方法及封装结构


[0001]本专利技术涉及半导体器件封装
，尤其涉及一种系统级封装方法及封装结构。

技术介绍

[0002]随着人们对电子产品小型化、系统化、多功能等方向的持续追求，大规模集成电路特征尺寸在不断缩小，系统级封装技术能够将不同种类以及功能的电子元器件集成到一个系统中，形成一个完整的系统，是一项前景广阔的技术，具有制作周期短、有较高的兼容性、制造成本低等优势，已经得到越来越多的使用。
[0003]现有的系统级封装技术，多数采用硅通孔，该技术工艺复杂，硅孔的直径受到限制，通常控制在30微米以内；如果将硅孔做的比较大，硅孔内填充的金属在后期使用时受热膨胀，导致硅孔或绝缘层破裂。因此，只能将硅孔做得较小；但小硅孔内的绝缘物质沉积、阻挡层/种子层沉积、以及填充金属又会变得很困难。因此，工艺控制比较难把控，良率比较低，另外电路板上纵向堆叠多层结构，不利于封装的小型化。
[0004]因此，期待一种新的系统级封装方法及封装结构，可以提高良率满足小型化的封装要求。

技术实现思路

[0005]本专利技本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统级封装方法，其特征在于，包括：提供器件晶圆，所述器件晶圆包括相对的第一表面和第二表面，所述器件晶圆内包含若干个待封装芯片，所述待封装芯片具有暴露出所述第一表面的焊垫；提供封盖基板，所述封盖基板中具有若干个导电互连结构，且所述封盖基板的下表面暴露出所述导电互连结构的第一外部连接端；在所述焊垫上或所述第一外部连接端上形成导电凸块；将所述封盖基板与所述器件晶圆的第一表面键合，并使所述导电互连结构的第一外部连接端和所述焊垫通过所述导电凸块电连接。2.根据权利要求1所述的系统级封装方法，其特征在于，所述封盖基板包括上下叠置的互连层和衬底层，所述导电互连结构位于所述互连层中，所述互连层背离所述衬底层的一侧暴露出所述导电互连结构的所述第一外部连接端。3.根据权利要求1所述的系统级封装方法，其特征在于，将所述封盖基板与所述器件晶圆的第一表面键合的方法包括：在所述第一表面形成键合层，通过所述键合层键合所述封盖基板与所述器件晶圆的第一表面，或通过金属
‑
金属键合方式键合所述封盖基板与所述器件晶圆的第一表面。4.根据权利要求2所述的系统级封装方法，其特征在于，所述封盖基板与所述器件晶圆的第一表面键合后，所述方法还包括：去除所述衬底层。5.根据权利要求4所述的系统级封装方法，其特征在于，通过研磨去除所述衬底层或，所述互连层与所述衬底层之间设有释放层，通过释放所述释放层去除所述衬底层。6.根据权利要求1所述的系统级封装方法，其特征在于，所述导电凸块的材料包括：铜、钛、铝、银、锌、镍、铁或铬中的任意一种或多种。7.根据权利要求1所述的系统级封装方法，其特征在于，通过电镀工艺形成所述导电凸块。8.根据权利要求7所述的系统级封装方法，其特征在于，所述电镀工艺包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。9.根据权利要求...

【专利技术属性】
技术研发人员：蔺光磊，
申请(专利权)人：芯知微上海电子科技有限公司，
类型：发明
国别省市：