具低漏电流控制机制的栅极驱动电路制造技术

一种具低漏电流控制机制的栅极驱动电路，用以提供多个栅极信号分别馈送至多条栅极线。此种栅极驱动电路包含多级移位寄存器，每一级移位寄存器包含驱动单元、储能单元、缓冲单元、稳压单元以及控制单元。驱动单元用来根据驱动控制电压及第一时钟脉冲产生栅极信号。缓冲单元用以接收启始脉冲信号。储能单元根据启始脉冲信号执行充电程序以提供驱动控制电压。控制单元用来根据第一时钟脉冲及反相于第一时钟脉冲的第二时钟脉冲产生控制信号。稳压单元用来根据控制信号调控驱动控制电压。本发明专利技术可有效地驱动像素单元执行数据信号写入操作，并据以确保高图像显示品质。

Gate drive circuit with low leakage current control mechanism

The invention relates to a gate drive circuit with a low leakage current control mechanism, which is used for providing a plurality of gate signals to feed a plurality of grid lines respectively. The gate drive circuit comprises a plurality of shift registers, each of which includes a drive unit, an energy storage unit, a buffer unit, a voltage stabilizing unit and a control unit. The driving unit is used for generating the gate signal according to the driving control voltage and the first clock pulse. The buffer unit is used for receiving the start pulse signal. The energy storage unit executes the charging program according to the start pulse signal to provide the driving control voltage. The control unit generates a control signal according to the first clock pulse and the second clock pulse which is opposite to the first clock pulse. The voltage regulator is used to adjust the driving control voltage according to the control signal. The invention can effectively drive the pixel unit to perform the data signal writing operation and ensure the high image display quality.

【技术实现步骤摘要】

本专利技术涉及一种栅极驱动电路，尤其涉及一种具低漏电流控制机制的栅 极驱动电路。
技术介绍
液晶显示装置(Liquid Crystal Display; LCD)是目前广泛使用的一种平面 显示器，其具有外型轻薄、省电以及无辐射等特征。液晶显示装置的工作原 理是利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状态， 用以改变液晶层的透光性，再配合背光模块所提供的光源以显示图像。 一般 而言，液晶显示装置包含有多个像素单元、栅极驱动电路以及源极驱动电路。 源极驱动电路用以提供多个数据信号。栅极驱动电路包含多级移位寄存器， 用来提供多个栅极驱动信号以控制多个数据信号写入至多个像素单元。因 此，栅极驱动电路即为控制数据信号写入操作的关键性元件。图1为公知栅极驱动电路的示意图。如图1所示，为方便说明，栅极驱 动电路100只显示第N级移位寄存器110。第N级移位寄存器110用以根据 第一时钟脉冲CK1、第二时钟脉冲CK2及启始脉冲信号STn-l产生栅极信 号SGn及启始脉冲信号STn。启始脉冲信号STn被传输至下一级移位寄存器。 栅极信号SGn经由栅极线GLn馈入至像素阵列101的像素单元105，用以控 制数据线DLi的数据信号的写入操作。第N级移位寄存器110包含驱动单元 120、储能单元130、缓冲单元140、进位单元170、以及多个晶体管191-193。 储能单元130用来根据缓冲单元140所接收的启始脉冲信号STn-l执行充电 程序，进而产生驱动控制电压VQn。驱动单元120即根据驱动控制电压VQn 及第一时钟脉冲CK1产生栅极信号SGn，输出至栅极线GLn。然而，在第N级移位寄存器110被使能以产生栅极信号SGn的过程中， 当驱动单元120利用驱动控制电压VQn及第一时钟脉冲CK1以产生高电平 的栅极信号SGn时，第一时钟脉冲CK1在高电平状态，此时，具高电平的第一时钟脉冲CK1会使晶体管193导通。如图1所示，当晶体管193导通时， 储能单元130可经由第一晶体管193产生漏电流，据以降低驱动控制电压 VQn。当驱动控制电压VQn被降低时，驱动单元120所产生的栅极信号SGn 可能无法达到足够高的电压以有效地驱动像素单元105执行数据信号写入操 作，因而降低图像显示品质。
技术实现思路
依据本专利技术的实施例，其公开一种具低漏电流控制机制的栅极驱动电 路，用以提供多个栅极信号至多条栅极线。此种栅极驱动电路包含多级移位 寄存器，每一级移位寄存器包含驱动单元、缓冲单元、储能单元、稳压单元 以及控制单元。驱动单元耦接于对应栅极线，用来根据驱动控制电压及第一时钟脉冲产 生对应栅极信号。缓冲单元用以接收输入信号。储能单元耦接于驱动单元及 缓冲单元，用来根据输入信号执行充电程序以提供驱动控制电压至驱动单 元。稳压单元耦接于储能单元，用来根据控制信号调控驱动控制电压。控制 单元耦接于稳压单元，用来根据第一时钟脉冲及反相于第一时钟脉冲的第二 时钟脉冲产生控制信号。在本专利技术栅极驱动电路的移位寄存器的驱动运作中，可避免发生漏电流 以确保驱动控制电压可上拉至足够高的电压，用以使每一级移位寄存器被使 能所产生的栅极信号均可达到足够高的电压以有效地驱动像素单元执行数 据信号写入操作，并据以确保高图像显示品质。附图说明图1为公知栅极驱动电路的示意图。图2为本专利技术第一实施例的栅极驱动电路的功能方块示意图。图3为本专利技术第二实施例的栅极驱动电路的电路示意图。图4为图3的栅极驱动电路的工作相关信号波形图，其中横轴为时间轴。图5为本专利技术第三实施例的栅极驱动电路的电路示意图。图6为本专利技术第四实施例的栅极驱动电路的电路示意图。图7为本专利技术第五实施例的栅极驱动电路的电路示意图。栅极驱动电路第N级移位寄存器图8为本专利技术第六实施例的栅极驱动电路的电路示意图。 上述附图中的附图标记说明如下100、 200、 300、 500、 600、 700、 800101、 201 像素阵列 105、 205、 305、 405 像素单元 110、 212、 312、 512、 612、 712、 812 120、 220 驱动单元 130、 230 储能单元 140、 240 缓冲单元 170、 270 进位单元 191、 192、 193 晶体管 211、 311、 511、 611、 711、 811 213、 313、 513、 613、 713、 813250 260 322 332 342 352361、 362 372稳压单元 控制单元 第一开关 电容缓冲晶体管 第二开关第一晶体管 第三开关461、 462 第二晶体管曰曰'第三晶体管 第一时钟脉冲 第二时钟脉冲562 CK1 CK2 DLiGLn-l、 GLn、 GLn+l SCn 控制信号 SGn画l、 SGn、 SGn+l第N-1级移位寄存器 第N+l级移位寄存器栅极线栅极信号STn-2、 STn画l、 STn、 STn+l启始脉冲信号Tl、 T2、 T3 时段VQn-l、 VQn、 VQn+l 驱动控制电压Vss 低电源电压具体实施例方式为让本专利技术更显而易懂，下文依本专利技术具低漏电流控制机制的栅极驱动 电路，特举实施例配合附图作详细说明，但所提供的实施例并非用以限制本 专利技术所涵盖的范围。图2为本专利技术第一实施例的栅极驱动电路的功能方块示意图。如图2所 示，栅极驱动电路200包含多级移位寄存器，为方便说明，栅极驱动电路200 只显示第N-l级移位寄存器211、第N级移位寄存器212及第N+1级移位寄 存器213，其中只有第N级移位寄存器212显示内部功能单元架构。第N-1 级移位寄存器211用以提供栅极信号SGn-l及启始脉冲信号STn-l，第N级 移位寄存器212用以提供栅极信号SGn及启始脉冲信号STn，第N+l级移 位寄存器213用以提供栅极信号SGn+l及启始脉冲信号STn+l。栅极信号 SGn-l经由栅极线GLn-l馈入至像素阵列201的像素单元205，用以控制数 据线DLi的数据信号写入至像素单元205。栅极信号SGn经由栅极线GLn 馈入至像素阵列201的像素单元305，用以控制数据线DLi的数据信号写入 至像素单元305。栅极信号SGn+l经由栅极线GLn+l馈入至像素阵列201 的像素单元405，用以控制数据线DLi的数据信号写入至像素单元405。第N级移位寄存器212包含驱动单元220、储能单元230、缓冲单元240、 稳压单元250、控制单元260以及进位单元270。驱动单元220耦接于栅极 线GLn，用以根据驱动控制电压VQn及第一时钟脉冲CK1产生栅极信号 SGn。缓冲单元240耦接于第N-1级移位寄存器211，用来接收启始脉冲信 号STn-l。储能单元230耦接于驱动单元220及缓冲单元240，用来根据启 始脉冲信号STn-l执行充电程序，并据以提供驱动控制电压VQn至驱动单 元220。控制单元260用以根据第一时钟脉冲CK1及第二时钟脉冲CK2产 生控制信号SCn，其中第二时钟脉冲CK2反相于第一时钟脉冲CK1。所以 在以下描述中，若第一时钟脉冲CK1的电压为低电平，则第二时钟脉冲CK2 的电压为高电平，反之亦然。稳压单元250耦接于储能单元230及控制单本文档来自技高网...

【技术保护点】
一种具低漏电流控制机制的栅极驱动电路，用以提供多个栅极信号至多条栅极线，该栅极驱动电路包含多级移位寄存器，所述多级移位寄存器的一第Ｎ级移位寄存器包含：　一驱动单元，耦接于所述多条栅极线的一第Ｎ栅极线，该驱动单元用来根据一驱动控制电压及一第一时钟脉冲产生所述多个栅极信号的一第Ｎ栅极信号；　一缓冲单元，用以接收一输入信号；　一储能单元，耦接于该驱动单元及该缓冲单元，用来根据该输入信号执行一充电程序，以提供该驱动控制电压至该驱动单元；　一稳压单元，耦接于该储能单元，用来根据一控制信号调控该驱动控制电压；以及　一控制单元，耦接于该稳压单元，用来根据该第一时钟脉冲及反相于该第一时钟脉冲的一第二时钟脉冲产生该控制信号。

【技术特征摘要】
1. 一种具低漏电流控制机制的栅极驱动电路，用以提供多个栅极信号至多条栅极线，该栅极驱动电路包含多级移位寄存器，所述多级移位寄存器的一第N级移位寄存器包含一驱动单元，耦接于所述多条栅极线的一第N栅极线，该驱动单元用来根据一驱动控制电压及一第一时钟脉冲产生所述多个栅极信号的一第N栅极信号；一缓冲单元，用以接收一输入信号；一储能单元，耦接于该驱动单元及该缓冲单元，用来根据该输入信号执行一充电程序，以提供该驱动控制电压至该驱动单元；一稳压单元，耦接于该储能单元，用来根据一控制信号调控该驱动控制电压；以及一控制单元，耦接于该稳压单元，用来根据该第一时钟脉冲及反相于该第一时钟脉冲的一第二时钟脉冲产生该控制信号。2. 如权利要求1所述的栅极驱动电路，其中该驱动单元包含一开关，该 开关包含一第一端，用来接收该第一时钟脉冲；一栅极端，耦接于该储能单元以接收该驱动控制电压；以及 一第二端，用来输出该第N栅极信号。3. 如权利要求2所述的栅极驱动电路，其中该开关为一薄膜晶体管、一 金属氧化物半导体场效应晶体管、或一结型场效应晶体管。4. 如权利要求1所述的栅极驱动电路，其中该储能单元包含一电容。5. 如权利要求1所述的栅极驱动电路，其中该第N级移位寄存器的缓冲 单元耦接于一第N-1级移位寄存器的一驱动单元，该输入信号为该第N-1级 移位寄存器所产生的一第N-l栅极信号。6. 如权利要求5所述的栅极驱动电路，其中该缓冲单元包含一晶体管， 该晶体管包含一第一端，用来接收该第N-1栅极信号； 一栅极端，耦接于该第一端；以及 一第二端，耦接于该储能单元。7. 如权利要求6所述的栅极驱动电路，其中该晶体管为一薄膜晶体管、 一金属氧化物半导体场效应晶体管、或一结型场效应晶体管。8. 如权利要求1所述的栅极驱动电路，其中该稳压单元包含一开关，该开关包含一第一端，耦接于该储能单元；一栅极端，耦接于该控制单元以接收该控制信号；以及 一第二端，耦接于该第N栅极线。9. 如权利要求8所述的栅极驱动电路，其中该开关为一薄膜晶体管、一 金属氧化物半导体场效应晶体管、或一结型场效应晶体管。10. 如权利要求1所述的栅极驱动电路，其中该第N级移位寄存器另包含一进位单元，耦接于该储能单元，用来根据该驱动控制电压及该第一时 钟脉冲产生一第N启始脉冲信号，该第N启始脉冲信号被馈送至一第N+l 级移位寄存器的一缓冲单元。11. 如权利要求IO所述的栅极驱动电路，其中该第N级移位寄存器的进 位单元包含一第一开关，该第一开关包含一第一端，用来接收该第一时钟脉冲；一栅极端，耦接于该储能单元以接收该驱动控制电压；以及 一第二端，耦接于该第N+1级移位寄存器的缓冲单元。12. 如权利要求11所述的栅极驱动电路，其中该稳压...

【专利技术属性】
技术研发人员：张立勋，陈文彬，许哲豪，余秋美，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]