液晶显示器及其移位寄存装置制造方法及图纸

一种液晶显示器及其移位寄存装置。本发明专利技术的移位寄存装置配置在面板的玻璃基板上，且其包括多级彼此串接在一起的移位寄存器。本发明专利技术通过每一级移位寄存器处于预充电期间时，提高每一级移位寄存器的部分晶体管的栅极的电压，借以改善因应力效应所造成每一级移位寄存器的所述部分晶体管的充电效益变差的缺点。如此一来，搭载在面板上的多级移位寄存器就能通过更高温（例如８５℃）可靠性验证，不但可以提升／改善每一级移位寄存器的操作效能，且更可以增加面板可靠性的操作时间。

Liquid crystal display and shift register device thereof

Liquid crystal display and shift register device thereof. The shift register device of the present invention is arranged on the glass substrate of the panel and comprises a shift register which is connected in series with a plurality of stages. The present invention through each stage of shift register in the pre charging period, improve the voltage of the gate transistor part of each level of the shift register, so as to improve the efficiency of charging due to stress caused by the every part of the transistor level shift register becomes poor. As a result, carrying on a panel of the shift register stages can pass more high temperature (e.g. 85 DEG C) to verify the reliability, can not only enhance / improve operational effectiveness of each stage of the shift register, and the operation time can increase the reliability of the panel.

【技术实现步骤摘要】

本专利技术是有关于一种移位寄存装置，且特别涉及一种可通过更高温(例如85°C)可靠性验证的移位寄存装置及其液晶显示器。
技术介绍
近年来，随着半导体科技蓬勃发展，便携式电子产品及平面显示器产品也 随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid Crystal Display, LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点， 已成为显示器产品的主流。也亦因如此，无不驱使着各家厂商针对液晶显示器 的开发技术要朝微型化及低制作成本的方向发展。为了要将液晶显示器的制作成本压低，已有部分厂商通过非晶硅工艺而直 接在面板的玻璃基板上制作多级非晶硅移位寄存器(a-Si shift register)，借以 取代公知所惯用的栅极驱动器(gate driver)，从而达到降低液晶显示器制作 成本的目的。然而，搭载在面板上的多级非晶硅移位寄存器在长时间的操作下很有可能 会造成其充电效益变差，从而导致面板显示异常。故而，针对面板可靠性的操 作时间，必须对搭载多级非晶硅移位寄存器的面板做一高温(例如70°C)可 靠性(reliability)验证，借以确认每一级非晶硅移位寄存器的操作效能。所以，如何让搭载在面板上的多级非晶硅移位寄存器能通过更高温(亦即 70°C以上)可靠性验证即成为各家面板厂商所欲努力的目标所在。
技术实现思路
有鉴于此，本专利技术提供一种移位寄存装置，其可以通过更高温(例如85 °C)可靠性验证，借以增加面板可靠性的操作时间。本专利技术提供一种移位寄存装置，其配置于液晶显示面板的玻璃基板上。本 专利技术所提供的移位寄存装置包括多级彼此串接在一起的移位寄存器，其中第i级移位寄存器包括第一至第五晶体管，且i为大于等于2的正整数。在本专利技术的一示范性实施例中，第一晶体管的栅极与其第一漏/源极会耦 接在一起，用以接收第(i-l)级移位寄存器所输出的第一扫描信号。第二晶体管 的第一漏/源极耦接第一晶体管的第一漏/源极，而第二晶体管的第二漏/源极则 耦接第一晶体管的第二漏/源极。第三晶体管的栅极耦接第一与第二晶体管的 第二漏/源极，而第三晶体管的第一漏/源极则用以接收直流电压。第四晶体管的栅极耦接第三晶体管的第二漏/源极、第四晶体管的第一漏/ 源极用以接收第一时钟脉冲信号，而第四晶体管的第二漏/源极则耦接第二晶 体管的栅极，并用以输出第二扫描信号。第五晶体管的栅极用以接收第二时钟 脉冲信号、第五晶体管的第一漏/源极耦接第四晶体管的第二漏/源极，而第五 晶体管的第二漏/源极则耦接至参考电位。在本专利技术的一示范性实施例中，第i级移位寄存器更包括第一电容，其一 端耦接第四晶体管的栅极，而其另一端则耦接第四晶体管的第二漏/源极。在本专利技术的一示范性实施例中，第i级移位寄存器更包括第六至第十一晶 体管以及第二电容。其中，第六晶体管的栅极与其第一漏/源极耦接在一起，用以接收所述第一扫描信号。第七晶体管的栅极用以接收第(i+l)级移位寄存器 所输出的第三扫描信号、第七晶体管的第一漏/源极耦接第六晶体管的第一漏/ 源极，而第七晶体管的第二漏/源极耦接第六晶体管的第二漏/源极。第八晶体管的栅极耦接第六与第七晶体管的第二漏/源极，而第八晶体管 的第一漏/源极则耦接至所述参考电位。第二电容的一端用以接收该第一时钟 脉冲信号，而第二电容的另一端则耦接第八晶体管的第二漏/源极。第九晶体 管的栅极耦接第八晶体管的第二漏/源极、第九晶体管的第一漏/源极耦接第四 晶体管的栅极，而第九晶体管的第二漏/源极则耦接至所述参考电位。第十晶体管的栅极用以接收所述第三扫描信号、第十晶体管的第一漏/源 极耦接第四晶体管的栅极，而第十晶体管的第二漏/源极则耦接至所述参考电 位。第十一晶体管的栅极耦接第八晶体管的第二漏/源极、第十一晶体管的第 一漏/源极耦接第四晶体管的第二漏/源极，而第十一晶体管的第二漏/源极则耦 接至所述参考电位。在本专利技术的一示范性实施例中，所述第一至第十一晶体管皆为NMOS晶 体管。在本专利技术的一示范性实施例中，所述第一与第二时钟脉冲信号的相位差为180度。在本专利技术的一示范性实施例中，所述直流电压的振幅大于所述第二扫描信 号的振幅。本专利技术另提供一种具有上述本专利技术所提供的移位寄存装置的液晶显示器。 本专利技术通过每一级移位寄存器处于预充电期间时，提高每一级移位寄存器 的第三与第四晶体管的栅极的电压，以缓解因应力效应(stress effect)所造成 每一级移位寄存器的第三与第四晶体管的充电效益变差的缺点。如此一来，搭 载在面板上的多级移位寄存器就能通过更高温(例如85°C)可靠性验证，不 但可以提升/改善每一级移位寄存器的操作效能，且更可以增加面板可靠性的 操作时间。为让本专利技术的上述特征和优点能更明显易懂，下文特举具体实施例，并配 合所附附图，作详细说明如下，但不作为对本专利技术的限定。附图说明图1所示为本专利技术一示范性实施例的液晶显示器的方框图2所示为本专利技术一示范性实施例的第2级移位寄存器的电路图3与图4所示为本专利技术一示范性实施例的第2级移位寄存器的工作时序图。其中，附图标记100:液晶显示器 101:液晶显示面板 103:移位寄存装置 105:源极驱动器 107:时序控制器 109:背光模块 111:电压产生器SRl SRn:移位寄存器 M1 M11: NMOS晶体管7Cl、 C2:电容 Cp:寄生电容N5、 N8、 N9、 N10:节点 Gl Gn:扫描信号 STV:起始信号 CK、 XCK:时钟脉冲信号VgH:直流电压 VSS:参考电压具体实施例方式本专利技术提供一种可通过更高温(例如85°C)可靠性验证的移位寄存装置。 以下内容将针对本专利技术的技术手段与功效来做一详加描述给本专利技术相关领域 的技术人员参详。另外，凡可能之处，在附图及实施方式中使用相同标号的元 件/构件代表相同或类似部分。图1所示为本专利技术一示范性实施例的液晶显示器100的方框图。请参照图 1，液晶显示器100包括液晶显示面板101、移位寄存装置103、源极驱动器 105、时序控制器(timing controller, T-con) 107、背光模块109，以及电压产 生器111。其中，移位寄存装置103可利用栅极驱动电路基板技术(gate on array, GOA)直接形成于液晶显示面板101的玻璃基板上，用以串行提供扫描信号 以开启液晶显示面板101内的多条扫描线。在本示范性实施例中，移位寄存装置103内具有多级电路结构实质上相同 且彼此串接在一起的移位寄存器SRl SRn。每一级移位寄存器SRl SRn皆由 11个NMOS晶体管以及2个电容所构成，容后再详加描述每一级移位寄存器 SRl SRn的各元件间的耦接关系及工作原理。源极驱动器105用以提供显示数据给液晶显示面板101内的多条数据线。 时序控制器107用以控制移位寄存装置103与源极驱动器105的工作，并且提 供起始信号STV以及相位差180度的时钟脉冲信号CK与XCK给移位寄存装 置103 (但并不限制于此，亦可是不完全反相的两个时钟脉冲信号)。背光模 块109用以提供液晶显示面板101所需的面光源。电压产生器111用以提供直 流电压VgH (例如20V，但不限制于此)给移位寄存装置103。在本本文档来自技高网...

【技术保护点】
一种移位寄存装置，配置于一液晶显示面板的一玻璃基板上，其特征在于，而该移位寄存装置包括：　多级彼此串接在一起的移位寄存器，其中第ｉ级移位寄存器包括：　一第一晶体管，其栅极与其第一漏／源极耦接在一起，用以接收第（ｉ－１）级移位寄存 器所输出的一第一扫描信号；　一第二晶体管，其第一漏／源极耦接该第一晶体管的第一漏／源极，而其第二漏／源极则耦接该第一晶体管的第二漏／源极；　一第三晶体管，其栅极耦接该第一与该第二晶体管的第二漏／源极，而其第一漏／源极则用以接收一 直流电压；　一第四晶体管，其栅极耦接该第三晶体管的第二漏／源极，其第一漏／源极用以接收一第一时钟脉冲信号，而其第二漏／源极则耦接该第二晶体管的栅极，并用以输出一第二扫描信号；以及　一第五晶体管，其栅极用以接收一第二时钟脉冲信号， 其第一漏／源极耦接该第四晶体管的第二漏／源极，而其第二漏／源极则耦接至一参考电位，　其中，ｉ为大于等于２的正整数。

【技术特征摘要】
1. 一种移位寄存装置，配置于一液晶显示面板的一玻璃基板上，其特征在于，而该移位寄存装置包括多级彼此串接在一起的移位寄存器，其中第i级移位寄存器包括一第一晶体管，其栅极与其第一漏/源极耦接在一起，用以接收第(i-1)级移位寄存器所输出的一第一扫描信号；一第二晶体管，其第一漏/源极耦接该第一晶体管的第一漏/源极，而其第二漏/源极则耦接该第一晶体管的第二漏/源极；一第三晶体管，其栅极耦接该第一与该第二晶体管的第二漏/源极，而其第一漏/源极则用以接收一直流电压；一第四晶体管，其栅极耦接该第三晶体管的第二漏/源极，其第一漏/源极用以接收一第一时钟脉冲信号，而其第二漏/源极则耦接该第二晶体管的栅极，并用以输出一第二扫描信号；以及一第五晶体管，其栅极用以接收一第二时钟脉冲信号，其第一漏/源极耦接该第四晶体管的第二漏/源极，而其第二漏/源极则耦接至一参考电位，其中，i为大于等于2的正整数。2. 根据权利要求1所述的移位寄存装置，其特征在于，第i级移位寄存器 还包括一第一电容，其一端耦接该第四晶体管的栅极，而其另一端则耦接该第四 晶体管的第二漏/源极。3. 根据权利要求2所述的移位寄存装置，其特征在于，第i级移位寄存器 还包括一第六晶体管，其栅极与其第一漏/源极耦接在一起，用以接收该第一扫描信号；一第七晶体管，其栅极用以接收第(i+l)级移位寄存器所输出的一第三扫描 信号，其第一漏/源极耦接该第六晶体管的第一漏/源极，而其第二漏/源极耦接 该第六晶体管的第二漏/源极；一第八晶体管，其栅极耦接该第六与该第七晶体管的第二漏/源极，而其 第一漏/源极则耦接至该参考电位；一第二电容，其一端用以接收该第一时钟脉冲信号，而其另一端则耦接该第八晶体管的第二漏/源极；一第九晶体管，其栅极耦接该第八晶体管的第二漏/源极，其第一漏/源极 耦接该第四晶体管的栅极，而其第二漏/源极则耦接至该参考电位；一第十晶体管，其栅极用以接收该第三扫描信号，其第一漏/源极耦接该 第四晶体管的栅极，而其第二漏/源极则耦接至该参考电位；以及一第十一晶体管，其栅极耦接该第八晶体管的第二漏/源极，其第一漏/源 极耦接该第四晶体管的第二漏/源极，而其第二漏/源极则耦接至该参考电位。4. 根据权利要求3所述的移位寄存装置，其特征在于，该第一至该第十一 晶体管皆为NMOS晶体管。5. 根据权利要求1所述的移位寄存装置，其特征在于，该第一与该第二时 钟脉冲信号的相位差为180度。6. 根据权利要求1所述的移位寄存装置，其特征在于，该直流电压的振幅 大于该第二扫描信号的振幅。7. —种液晶显示器，包括 一液晶显示面板；以及一移位寄存装置，配置...

【专利技术属性】
技术研发人员：李国贤，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]