【技术实现步骤摘要】
半导体存储器装置和其形成方法
[0001]本公开涉及存储器，且特定地，涉及半导体存储器装置和其形成方法。
技术介绍
[0002]最近，在例如动态随机存取存储器(下文称为DRAM)的半导体存储器装置中，采用沟槽式栅极结构作为存储器单元中的晶体管的结构。在具有沟槽式栅极结构的字线中，装置进一步小型化，字线的重复性节距缩小且长宽比也增加，且因此，形成均匀凹部在物理上正变得越来越困难。
技术实现思路
[0003]本公开的一方面提供一种半导体存储器装置，其中所述半导体存储器装置包括：存储器单元区；存储器片块末端区；存储器片块，其包含所述存储器单元区和所述存储器片块区；多个第一硅区，其布置于所述存储器单元区中；第二硅区，其布置于所述存储器片块末端区中；和第一导电层，其设置在所述存储器单元区和所述存储器片块末端区中，其中所述存储器片块末端区中的所述第二硅区的上表面位置高于所述存储器单元区中的所述第一硅区的所述上表面位置，且其中所述存储器片块末端区中的所述第一导电层的所述上表面位置高于所述存储器单元区中的所述第一导电层的所述
【技术保护点】
【技术特征摘要】
1.一种半导体存储器装置，其包括：存储器单元区；存储器片块末端区；存储器片块，其包含所述存储器单元区和所述存储器片块区；多个第一硅区，其布置于所述存储器单元区中；第二硅区，其布置于所述存储器片块末端区中；和第一导电层，其设置在所述存储器单元区和所述存储器片块末端区中，其中所述存储器片块末端区中的所述第二硅区的上表面位置高于所述存储器单元区中的所述第一硅区的所述上表面位置，且其中所述存储器片块末端区中的所述第一导电层的所述上表面位置高于所述存储器单元区中的所述第一导电层的所述上表面位置。2.根据权利要求1所述的半导体存储器装置，其中隔离区设置于所述多个第一硅区之间以及所述多个第一硅区和所述第二硅区之间。3.根据权利要求1所述的半导体存储器装置，其中封盖填充层设置于所述第一导电层上，且其中穿透所述封盖填充层并且到达所述第一导电层的所述上表面的多个接触区设置在所述存储器片块末端区中。4.根据权利要求1所述的半导体存储器装置，其中第二导电层设置于所述存储器单元区中的所述第一导电层上。5.根据权利要求4所述的半导体存储器装置，其中所述存储器片块末端区中的所述第一导电层的所述上表面位置高于所述存储器单元区中的所述第二导电层的所述上表面位置。6.根据权利要求4所述的半导体存储器装置，其中所述第二导电层的功函数低于所述第一导电层的功函数。7.根据权利要求4所述的半导体存储器装置，其中封盖填充层设置于所述第一导电层和所述第二导电层上，且穿透所述封盖填充层并且到达所述第一导电层的所述上表面的多个接触区设置在所述存储器片块末端区中。8.根据权利要求1所述的半导体存储器装置，其中所述第一导电层包括选自半导体、金属、或包含半导体或金属的化合物的材料。9.根据权利要求4所述的半导体存储器装置，其中所述第二导电层包括选自半导体、金属、或包含半导体或金属的化合物的材料。10.一种半导体存储器装置，其包括：存储器单元区；存储器片块末端区；存储器片块，其包含所述存储器单元区和所述存储器片块末端区；多个第一硅区，其布置于所述存储器单元区中；第二硅区，其布置于所述存储器片块末端区中；第一导电层，其设置在所述存储器单元区和所述存储器片块末端区中；中间导电层，其设置在所述存储器单元区和所述存储器片块末端区中；和
第二导电层，其设置在所述存储器单元区中，其中所述存储器片块末端区中的所述第一导电层的所述上表面位置的高度与所述存储器单元区中的所述第一导电层的所述上表面位置的高度相同，且其中所述存储器片块末端区中的所述中间导电层的所述上表面位置高于所述存储器单元区中的所述第二导电层的所述上表面位置。11.根据权利要求10所述的半导体存储器装置，其中所述存储器单元区中的所述中间导电层的所述上表面位置低于所述存储器片块末端区中的所述中间导电层的所述上表面位置。12.根据权利要求10所述的半导体存储器装置，其中所述第二导电层的功函数低于所述中间导电层的功...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。