【技术实现步骤摘要】
假定张量处理
[0001]本公开大体上涉及半导体存储器和方法,且更具体地说,涉及用于假定(posit)张量处理的设备、系统和方法。
技术介绍
[0002]存储器装置通常提供为计算机或其它电子系统中的内部、半导体、集成电路。存在许多不同类型的存储器,包含易失性和非易失性存储器。易失性存储器会需要功率以维持其数据(例如主机数据、误差数据等)并包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)等等。非易失性存储器可通过在未供电时保存所存储数据来提供永久数据,且可包含NAND快闪存储器、NOR快闪存储器和电阻可变存储器,如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM),如自旋力矩转移随机存取存储器(STT RAM)等等。
[0003]存储器装置可耦合到主机(例如,主机计算装置)以存储数据、命令和/或指令以在计算机或电子系统处于操作中时供主机使用。举例来说,数据、 ...
【技术保护点】
【技术特征摘要】
1.一种用于假定张量处理的方法,其包括:至少部分地基于与彼此耦合的多个乘累加器MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)的递归运算相关联的阈值带宽比或阈值时延或这两者,以矩阵组织多个通用数字unum或假定位串(331,431);通过所述MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)接收组织成所述矩阵的所述多个unum或假定位串(331,431);使用所述MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)执行多个相应递归运算,其中所述相应递归运算的迭代使用至少一个位串执行,所述至少一个位串与用于所述相应递归运算的先前迭代的位串相同;以及在耦合到所述多个MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)当中的相应MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)的相应寄存器(227
‑
1,227
‑
2,227
‑
3,227
‑
N)中存储所述多个相应递归运算的迭代结果。2.根据权利要求1所述的方法,其进一步包括同时执行所述多个递归运算的至少一部分。3.根据权利要求1所述的方法,其中所述多个MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)包括配置成执行所述多个相应递归运算的电路系统,并且驻存在专用集成电路或现场可编程门阵列上。4.根据权利要求1至3中任一权利要求所述的方法,其中通过耦合到所述多个MAC单元当中的相应MAC单元的相应数据仲裁器执行所述组织所述多个unum或假定位串(331,431)的操作。5.根据权利要求1至3中任一权利要求所述的方法,其中所述多个MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)相对于彼此以网格构造组织。6.根据权利要求1至3中任一权利要求所述的方法,其进一步包括:通过所述多个MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)接收断言到所述相应MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)的沿着所述多个MAC单元的第一横向尺寸驻存的第一物理部分的命令;以及通过所述相应MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)的沿着所述多个MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)的第二横向尺寸驻存的第二物理部分接收所述多个unum或假定位串(331,431),其中所述第一横向尺寸和所述第二横向尺寸彼此正交。7.根据权利要求1至3中任一权利要求所述的方法,其进一步包括通过由所述多个MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)当中的不同MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N)执行与所述多个相应递归运算相关联的子运算来执行所述多个相应递归运算。8.根据权利要求1至3中任一权利要求所述的方法,其进一步包括使用至少一个相同unum或假定位串(331,431)作为所述多个相应递归运算的多个递归的操作数。9.一种用于假定张量处理的设备,其包括:假定乘累加器MAC块(124,224),其包括多个MAC单元(226
‑
1,226
‑
2,226
‑
3,226
‑
N),所述多个MAC单元以网格构造组织且配置成:经由沿着所述假定MAC块(124,224)的第一横向尺寸驻存的接口(216
‑
1,216
‑
M)接收命令,所述命令是使用组织成矩阵的通用数字或假定位串(331,431)执行相应递归运算;
沿着所述假定MAC块(124,224)的第二横向尺寸接收所述通用数字或假定位串(331,431),所述第二横向尺寸大体上正交于所述第一横向尺寸;以及使用接收到的通用数字或假定位串(331,431)执行所述相应递归运算,其中所述相应递归运算的迭代使用至少一个位串执行,所述至少一个位串与用于所述相应递归运算的先前迭代的位串相同。10.根据权利要求9所述的设备,其进一步包括数据仲裁器(218
‑
1,218
‑
1,218
‑
3,218
‑
N),所述数据仲裁器耦合到所述MAC块(124,224)且配置成组织所述位串以在所述多个相应递归运算的执行期间实现阈值带宽比、阈值时延或这两者。11.根据权利要求9所述的设备,其中所述MAC块(124,224)进一步包括配置成存储对应于所述相应递归运算的至少一个迭代的中间结果的累加器寄存器(227
‑
1,227
‑
1,2...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。