数据传输的集成电路连接结构及方法技术

本发明专利技术提供一种数据传输的集成电路连接结构及方法。根据本发明专利技术，该集成电路连接结构包含：多个集成电路通过多条传输线连接用以传输数据，该结构还包含一错开装置，用以使多条传输线异步传递数据。错开装置通过使各传输线的延迟时间有所差异，从而避免整体结构中的瞬间电流过大。

【技术实现步骤摘要】

本专利技术是关于数据传输，更明确的说，是关于一种数据传输的集成电路连接结构以及用于集成电路连接结构的数据传输方法。
技术介绍
如图1所示，一般的薄膜晶体管液晶显示器(TFT-LCD)包含一薄膜晶体管液晶显示面板(TFT-LCD面板)1、多个源极驱动器2、多个栅极驱动器3、时序控制器4、灰阶参考电路5以及DC/DC转换器6。其中，TFT-LCD面板1具有像素阵列(未图标)，包含呈行列排列的多个像素。这些栅极驱动器3用以控制每一列像素的选通状态，而这些源极驱动器2用于提供每一行各像素的驱动电压。该时序控制器4用于控制这些栅极驱动器3以及这些源极驱动器2的时序。如图中所示，这些源极驱动器2以叠接(cascade)方式连接，亦即，各个源极驱动器2的IC是一级接一级。通过时序控制器的控制，前一级的源极驱动器IC通过多条传输线(图中显示两条代表)同步传输数据给下一级的源极驱动器IC，以避免数据发生错误。然而，由于多条传输线同时传递数据，表示数据为同时转换，因此使得瞬间电流过大，甚至可能超出驱动器IC的工作范围从而导致失真现象发生。因此，需要提出一种解决方案来克服这个问题。
技术实现思路
本专利技术提供一种集成电路(IC)连接结构，包含有多个集成电路(IC)；连接所述IC的多条传输线用以传输数据；以及错开装置，用以使所述多条传输线异步传递数据。该错开装置可以利用长度不同的接线达成，该接线实质上即为传输线的一部份。亦即，实施上可以使传输线走线长度不同而使得延迟时间有所差异。或者，该错开装置也可利用具有固定延迟时间的延迟单元加以配置来达成使得各传输线的延迟时间不同的目的。由于各传输线传输数据的时间有差异，从而避免瞬间电流过大。所述集成电路连接结构还包含一电压-电流转换器连接于所述延迟单元以将所述延迟单元的输出转换为电流。所述集成电路通过传输线呈叠接式(cascade)或点对点(point-to-point)连接。所述集成电路连接结构还包含一复原装置，用于使经过不同延迟而传输的数据于接收端达到同步。该复原装置包含有多个延迟单元，所述延迟单元连接于所述传输线，使得经过不同延迟而传输的数据于接收端达到同步。本专利技术并提出一种薄膜晶体管液晶显示器(TFT-LCD)，其中的源极驱动器配置为上述的IC连接结构。所述薄膜晶体管液晶显示器包含有一薄膜晶体管液晶显示面板，具有多个像素排列成行与列的阵列；多个栅极驱动器，用以控制每一行像素的选通状态；多个源极驱动器，用于提供每一列各像素的驱动电压；时序控制器，用于控制所述栅极驱动器以及所述源极驱动器的时序，所述时序控制器与所述源极驱动器以多条传输线相互连接；以及错开装置，用以使所述多条传输线在所述源极驱动器之间异步传递数据。所述错开装置包含有多个延迟单元，所述延迟单元连接于所述传输线。所述的薄膜晶体管液晶显示器还包含一电压-电流转换器连接于所述延迟单元以将所述延迟单元的输出转换为电流。所述错开装置以不同长度的接线构成。所述接线实质上各为该等所述传输线其中之一的一部份。所述源极驱动器通过传输线与所述时序控制器呈叠接式(cascade)连接或点对点式(point-to-point)连接。所述的薄膜晶体管液晶显示器还包含复原装置，用于使经过不同延迟而传输的数据于接收端达到同步。所述复原装置包含有多个延迟单元，所述延迟单元连接于所述传输线，使得经过不同延迟而传输的数据于接收端达到同步。本专利技术并提供一种数据传输方法，此方法为实施于多个IC之间以多条传输线连接的结构。本专利技术的方法包含有提供不同的延迟时间给多条传输线；传输数据于所述多条传输线；以及接收所述传输线所传输的数据。其中，可通过使传输线走线的长度不同来提供不同的延迟时间。或者，可利用具有既定延迟时间的延迟单元的配置来达到提供不同延迟时间的目的，从而避免瞬间电流过大。所述IC通过传输线呈叠接式(cascade)连接或呈点对点(point-to-point)连接。所述数据传输方法还包含复原步骤，用于使经过不同延迟而传输的数据于接收端达到同步。所述复原步骤通过利用多个延迟单元连接于所述传输线，使得经过不同延迟而传输的数据于接收端达到同步。本专利技术的技术方案利用不同的延迟来传输数据，将要传输的数据在时间上错开，从而避免了现有技术瞬间电流过大的缺陷，减少了数据传输的错误。附图说明图1概略显示TFT-LCD的结构；图2概略显示根据本专利技术的用于数据传输的集成电路连接结构；图3概略显示根据本专利技术的另一用于数据传输的集成电路连接结构；图4的图(A)显示未经错开处理的各数据传输线的电流脉冲图；图(B)则显示经过错开之后的电流脉冲图；图5中，图(A)显示未经错开处理的各数据传输线的电流与电压示意图；图(B)则显示经过错开之后的电流与电压示意图；图6显示根据本专利技术的又一用于数据传输的集成电路连接结构；图7显示根据本专利技术数据传输的集成电路连接结构的一实施例，其中错开装置以延迟单元实施；图8显示根据本专利技术数据传输的集成电路连接结构的另一实施例，其中错开装置与复原装置以延迟单元实施；图9概略显示TFT-LCD中的时序控制器与多个源极驱动器以点对点方式连接；图10显示根据本专利技术的延迟单元实施范例的示意图；图11显示根据本专利技术的延迟单元另一实施范例的示意图；图12显示根据本专利技术的延迟单元转换为电流接口的示意图。主要元件符号说明1TFT-LCD面板2源极驱动器3栅极驱动器4时序控制器5灰阶参考电路6DC/DC转换器10 IC15 发送装置21、23、25 数据传输线27 时钟传输线30 IC35 接收装置40 错开装置101、102 延迟单元105 修正单元106、107 延迟单元111、112 寄存器121 延迟单元 125 V-I转换器411、413、415 延迟单元421、423延迟单元431 延迟单元521 延迟单元531、533延迟单元541、543延迟单元910 时序控制器922、924、926、928 源极驱动器具体实施方式以下将参照附图详细说明本专利技术的
技术实现思路
，其中相同的附图标号表示相同的组件。图2概略显示根据本专利技术的集成电路(IC)结构的一个例子。以TFT-LCD的源极晶体管为例，附图标号10代表前一级的驱动器IC，其中包含发送装置15。附图标号30表示后一级的驱动器IC，其中包含接收装置35。应注意的是，虽然在此以TFT-LCD的源极驱动器为例，但并不限于此，任何传输数据的IC均可适用。该前级与后级的IC 10、30以多条数据传输线21、23、25传输数据。在本例中，前一级的发送装置15与后一级的接收装置35以时钟传输线27所传送的时钟而达成同步，以避免数据错误。然而，如前所述，如果数据同时传输于传输线21、23、25，表示数据为同时转换，因此，瞬间电流会很大。因此，根据本专利技术，在发送端设置一错开装置40。在本实施例中，该错开装置40设置于该前级IC 10中。该错开装置40用以使传输线21、23、25分别以不同的延迟D1、D2、Dn传输数据，从而避免瞬间电流过大。由于延迟时间相较于数据脉冲周期来说非常小，因此并不会因此造成数据错误。举例而言，如果数据的频率为80MHz，则一个脉冲周期为12.5ns，而延迟仅需要错开例如本文档来自技高网...

【技术保护点】
一种集成电路连接结构，其特征在于，所述结构包含有：多个集成电路；连接所述集成电路的多条传输线用以传输数据；以及错开装置，用以使所述多条传输线异步传递数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：许胜凯，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]