本申请提供了一种非易失性存储装置、系统及其编程操作方法。非易失性存储装置包括多个存储串、多条虚设字线以及多条选择线，每条虚设字线与多个存储串上的多个虚设存储单元连接，每条选择线与多个存储串上的多个选择晶体管连接，该方法包括编程执行阶段，其中，在编程执行阶段，将编程电压施加至多条虚设字线中的与选择线相邻的第一虚设字线，以对与第一虚设字线相连接的多个虚设存储单元编程。该非易失性存储装置、系统及其编程操作方法，可使被编程的虚设存储单元的阈值电压分布状态具有较好的一致性。此外，还可以缩短虚设存储单元的编程时间，从而提高编程效率。从而提高编程效率。从而提高编程效率。
【技术实现步骤摘要】
非易失性存储装置、系统及其编程操作方法
[0001]本申请涉及半导体
，更具体地，涉及非易失性存储装置、系统及其操作方法。
技术介绍
[0002]非易失性存储装置能够在断电后仍保留存储于其中的数据，并且广泛应用于计算机、蜂窝电话、智能手机、个人数字助理及其它电子设备系统。具有三维堆叠存储单元的非易失性存储装置能够提高存储数据的集成度。
[0003]随着半导体制程逐渐减小，高集成度加剧了在编程期间非易失性存储装置中的存储单元之间的不期望的耦合和干扰，从而降低了数据可靠性。当希望对选择的虚设字线上的一个选择的虚设存储单元进行编程而不对同一虚设字线上和其它虚设字线上的其它虚设存储单元编程时，会发生编程干扰。当将编程电压施加到选择的虚设字线时，该编程电压不仅施加到选择的虚设存储单元，而且还施加到沿着同一虚设字线的未选择的虚设存储单元。
[0004]采用现有的编程操作方法，会导致与选择的虚设存储单元与同一虚设字线相连接的多个未选择的虚设存储单元的阈值电压无法达到理想的分布状态，尤其对于靠近选择晶体管的虚设存储单元。因而，如何改善虚设存储单元的编程干扰问题是本领域技术人员亟待解决的技术问题之一。
技术实现思路
[0005]本申请一方面提供了一种非易失性存储装置的编程操作方法。该非易失性存储装置包括多个存储串、多条虚设字线以及多条选择线，每条虚设字线与多个存储串上的多个虚设存储单元连接，每条选择线与多个存储串上的多个选择晶体管连接，该方法包括编程执行阶段，其中，在编程执行阶段，将编程电压施加至多条虚设字线中的与选择线相邻的第一虚设字线，以对与第一虚设字线相连接的多个虚设存储单元编程。
[0006]在一些实施方式中，多个选择晶体管包括多个顶部选择晶体管和多个底部选择晶体管，多条选择线包括多条顶部选择线和多条底部选择线，每条顶部选择线与在第一方向上排列的多个存储串上的顶部选择晶体管连接，每条底部选择线与多个存储串上的多个底部选择晶体管连接，该方法还可包括编程预备阶段，其中，在编程预备阶段和编程执行阶段，将导通电压施加至与多个虚设存储单元相对应的顶部选择线，并将截止电压施加至与多个虚设存储单元相对应的底部选择线，使得至少部分虚设存储单元所在的存储串处于浮置状态。
[0007]在一些实施方式中，该方法还可包括：在编程执行阶段，将偏置电压施加至多个虚设存储单元相对应的未施加编程电压的第二虚设字线，其中，偏置电压小于编程电压。
[0008]在一些实施方式中，该方法还可包括：在编程执行阶段的第一时间节点之后，将偏置电压施加至第二虚设字线；以及在编程执行阶段的第二时间节点之后，将编程电压施加
至第一虚设字线，其中，第一时间节点早于第二时间节点。
[0009]在一些实施方式中，该方法还可包括：在第一时间节点至第二时间节点之间，将偏置电压施加至第一虚设字线。
[0010]在一些实施方式中，该非易失性存储装置还包括多条位线，在第二方向上排列的多个存储串上的顶部选择晶体管连接至同一位线，其中，第一方向与第二方向相互垂直，该方法还可包括：在编程执行阶段，将接地电压施加至多条位线中的第一位线，其中，第一位线与多个虚设存储单元相对应。
[0011]在一些实施方式中，该方法还可包括：在编程预备阶段，将预充电电压施加至第一位线。
[0012]在一些实施方式中，编程执行阶段还可包括：在编程执行阶段，将编程截止电压施加至第一位线。
[0013]在一些实施方式中，第一虚设字线可与顶部选择线相邻。
[0014]本申请另一方面提供了一种非易失性存储装置。该非易失性存储装置包括：多个存储串、多条虚设字线、多条选择线以及外围电路，其中，每条虚设字线与多个存储串上的多个虚设存储单元连接，每条选择线与多个存储串上的多个选择晶体管连接，外围电路被配置为在编程执行阶段执行编程操作，其中，外围电路还被配置为：在编程执行阶段，将编程电压施加至多条虚设字线中的与选择线相邻的第一虚设字线，以对与第一虚设字线相连接的多个虚设存储单元编程。
[0015]在一些实施方式中，多个选择晶体管包括多个顶部选择晶体管和多个底部选择晶体管，多条选择线包括多条顶部选择线和多条底部选择线，每条顶部选择线与在第一方向上排列的多个存储串上的顶部选择晶体管连接，每条底部选择线与多个存储串上的多个底部选择晶体管连接，外围电路还可被配置为在编程预备阶段执行编程操作，其中，在编程预备阶段和编程执行阶段，将导通电压施加至与多个虚设存储单元相对应的顶部选择线，并将截止电压施加至与多个虚设存储单元相对应的底部选择线。
[0016]在一些实施方式中，外围电路还可被配置为：在编程执行阶段，将偏置电压施加至多个虚设存储单元相对应的未施加编程电压的第二虚设字线，其中，偏置电压小于编程电压。
[0017]在一些实施方式中，外围电路还可被配置为：在编程执行阶段的第一时间节点之后，将偏置电压施加至第二虚设字线；以及在编程执行阶段的第二时间节点之后，将编程电压施加至第一虚设字线，其中，第一时间节点早于第二时间节点。
[0018]在一些实施方式中，外围电路还可被配置为：在第一时间节点至第二时间节点之间，将偏置电压施加至第一虚设字线。
[0019]在一些实施方式中，存储装置还包括多条位线，在第二方向上排列的多个存储串上的顶部选择晶体管连接至同一位线，其中，第一方向与第二方向相互垂直，外围电路还可被配置为：在编程执行阶段，将接地电压施加至多条位线中的第一位线，其中，第一位线与多个虚设存储单元相对应。
[0020]在一些实施方式中，外围电路还可被配置为：在编程预备阶段，将预充电电压施加至第一位线。
[0021]在一些实施方式中，外围电路还可被配置为：在编程执行阶段，将编程截止电压施
加至第一位线。
[0022]在一些实施方式中，第一虚设字线可与顶部选择线相邻。
[0023]本申请另一方面还提供了一种非易失性存储系统。该非易失性存储系统包括：如上文中任意实施方式所描述的非易失性存储装置；以及控制器，用于控制该非易失性存储装置执行如上文中任意实施方式所描述的编程操作方法。
[0024]根据本申请提供的非易失性存储装置、系统及其编程操作方法，通过对第一虚设字线相连接的多个虚设存储单元在一次编程操作过程中进行编程，可避免或改善多次编程操作过程中与同一虚设字线相连接的虚设存储单元由于热电子注入(HCI)或者栅致漏极泄露(GIDL)电流引起的编程干扰(program disturb)问题。同时，可使编程后的多个虚设存储单元的阈值电压分布状态具有较好的一致性。此外，还可以缩短虚设存储单元的编程时间，从而提高编程效率。
附图说明
[0025]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0026]图1是根据本申请实施方式的非易失性存储装置的框图；
[0027]图2是根据本申请实施方式的存储块的等效电路图；...
【技术保护点】
【技术特征摘要】
1.非易失性存储装置的编程操作方法，所述非易失性存储装置包括多个存储串、多条虚设字线以及多条选择线，每条虚设字线与所述多个存储串上的多个虚设存储单元连接，每条选择线与所述多个存储串上的多个选择晶体管连接，所述方法包括编程执行阶段，其特征在于，在所述编程执行阶段，将编程电压施加至所述多条虚设字线中的与所述选择线相邻的第一虚设字线，以对所述第一虚设字线相连接的多个虚设存储单元编程。2.根据权利要求1所述的编程操作方法，其特征在于，所述多个选择晶体管包括多个顶部选择晶体管和多个底部选择晶体管，所述多条选择线包括多条顶部选择线和多条底部选择线，每条顶部选择线与在第一方向上排列的多个存储串上的顶部选择晶体管连接，每条底部选择线与所述多个存储串上的多个底部选择晶体管连接，所述方法还包括编程预备阶段，其中，在所述编程预备阶段和所述编程执行阶段，将导通电压施加至与所述多个虚设存储单元相对应的顶部选择线，并将截止电压施加至与所述多个虚设存储单元相对应的底部选择线。3.根据权利要求2所述的编程操作方法，其特征在于，所述方法还包括：在所述编程执行阶段，将偏置电压施加至所述多个虚设存储单元相对应的未施加所述编程电压的第二虚设字线，其中，所述偏置电压小于所述编程电压。4.根据权利要求3所述的编程操作方法，其特征在于，所述方法还包括：在所述编程执行阶段的第一时间节点之后，将所述偏置电压施加至所述第二虚设字线；以及在所述编程执行阶段的第二时间节点之后，将所述编程电压施加至所述第一虚设字线，其中，所述第一时间节点早于所述第二时间节点。5.根据权利要求4所述的编程操作方法，其特征在于，所述方法还包括：在所述第一时间节点至所述第二时间节点之间，将所述偏置电压施加至所述第一虚设字线。6.根据权利要求5所述的编程操作方法，其特征在于，所述非易失性存储装置还包括多条位线，在第二方向上排列的多个存储串上的顶部选择晶体管连接至同一位线，其中，所述第一方向与所述第二方向相互垂直，所述方法还包括：在所述编程执行阶段，将接地电压施加至所述多条位线中的第一位线，其中，所述第一位线与所述多个虚设存储单元相对应。7.根据权利要求6所述的编程操作方法，其特征在于，所述方法还包括：在所述编程预备阶段，将预充电电压施加至所述第一位线。8.根据权利要求6所述的编程操作方法，其特征在于，所述方法还包括：在所述编程执行阶段，将编程截止电压施加至所述第一位线。9.根据权利要求2至8中任一项所述的编程操作方法，其特征在于，所述第一虚设字线与所述顶部选择线相邻。10.非易失性存储装置，包括：多个存储串、多条虚设字线、多条选择线以及外围电路，其中，每条虚设字线与所述多个存储串上的多个虚设存储单元连接，每条选择...
【专利技术属性】
技术研发人员：黄雪青，黄威，周星，王婵，李康，罗聪，高凤祥，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。