存储器控制电路、存储器、处理器及电子设备制造技术

本申请涉及一种存储器控制电路、存储器、处理器及电子设备。存储器控制电路包括用于连接存储模块的真位线和互补位线、用于连接灵敏放大器的真灵敏放大器输入信号线和互补灵敏放大器输入信号线、第一预充电模块和/或第二预充电模块。真位线用于获得第一读取信号，互补位线用于获得第二读取信号，真灵敏放大器输入信号线与真位线连接，且通过读选信号控制通断，互补灵敏放大器输入信号线与互补位线连接，且通过读选信号控制通断。第一预充电模块用于将真灵敏放大器输入信号线和互补灵敏放大器输入信号线上携带的历史电压信号调整至第一目标电压，第一目标电压小于电源电压。存储器控制电路、存储器、处理器及电子设备能够提高存储器的读取速度。提高存储器的读取速度。提高存储器的读取速度。

【技术实现步骤摘要】
存储器控制电路、存储器、处理器及电子设备


[0001]本申请涉及计算机
，具体而言，涉及一种存储器控制电路、存储器、处理器及电子设备。

技术介绍

[0002]静态随机存取存储器是随机存取存储器的一种，属于易失性存储器。目前，处理器核心通过存储器控制电路，从存储模块读取数据的过程是依靠灵敏放大器实现的，而灵敏放大器通常是在真灵敏放大器输入信号线和互补灵敏放大器输入信号线上的信号差值大于预设电压差时，才会将真灵敏放大器输入信号线上第一待输入信号和互补灵敏放大器输入信号线上的第二待输入信号放大并输出。然而，现有技术中，基于静态随机存取存储器控制电路的电路结构，通常是通过将真灵敏放大器输入信号线上的电压值从电源电压开始下拉，而互补灵敏放大器输入信号线上的电压值保持为电源电压，或将真灵敏放大器输入信号线上的电压值保持为电源电压，而互补灵敏放大器输入信号线上的电压值从电源电压开始下拉，使得真灵敏放大器输入信号线和互补灵敏放大器输入信号线上的信号差值大于预设电压差的，而该过程耗时较长，因此，降低了静态随机存取存储器的读取速度。

技术实现思路

[0003]本申请的目的在于，提供一种存储器控制电路、存储器、处理器及电子设备，以解决上述问题。
[0004]第一方面，本申请实施例提供的存储器控制电路包括位线对、灵敏放大器输入信号线对，以及第一预充电模块和/或第二预充电模块；
[0005]位线对包括用于连接存储模块的真位线和互补位线，真位线用于读取存储模块中存储的第一真数据，获得第一读取信号，互补位线用于读取存储模块中存储的第一互补数据，获得第二读取信号；
[0006]灵敏放大器输入信号线对包括用于连接灵敏放大器的真灵敏放大器输入信号线和互补灵敏放大器输入信号线，真灵敏放大器输入信号线与真位线连接，且通过读选信号控制通断，互补灵敏放大器输入信号线与互补位线连接，且通过读选信号控制通断；
[0007]第一预充电模块用于在真灵敏放大器输入信号线与真位线导通，且互补灵敏放大器输入信号线与互补位线导通之前，将真灵敏放大器输入信号线和互补灵敏放大器输入信号线上携带的历史电压信号调整至第一目标电压，第一目标电压小于电源电压；
[0008]第二预充电模块用于在真位线读取存储模块中存储的第一真数据，获得第一读取信号，且互补位线读取存储模块中存储的第一互补数据，获得第二读取信号之前，将真位线和互补位线上携带的历史电压信号调整至第二目标电压，第二目标电压小于电源电压。
[0009]结合第一方面，本申请实施例还提供了第一方面的第一种可选的实施方式存储器控制电路，其特征在于，第一预充电模块包括第一充电单元、第二充电单元和第一平衡单元；
[0010]第一充电单元用于在真灵敏放大器输入信号线上携带的历史电压信号为高电平信号，且互补灵敏放大器输入信号线上携带的历史电压信号为低电平信号时，将真灵敏放大器输入信号线上携带的历史电压信号预充至电源电压；
[0011]第二充电单元用于在真灵敏放大器输入信号线上携带的历史电压信号为低电平信号，且互补灵敏放大器输入信号线上携带的历史电压信号为高电平信号时，将互补灵敏放大器输入信号线上携带的历史电压信号预充至电源电压；
[0012]第一平衡单元用于对真灵敏放大器输入信号线上携带的电压信号和互补灵敏放大器输入信号线上携带的电压信号进行平衡，以将真灵敏放大器输入信号线和互补灵敏放大器输入信号线上携带的电压信号调整至第一目标电压。
[0013]结合第一方面的第一种可选的实施方式，本申请实施例还提供了第一方面的第二种可选的实施方式，第一充电单元包括第一与非门和第一晶体管，第一与非门包括的第一逻辑信号输入端与真灵敏放大器输入信号线连接，第一与非门包括的第二逻辑信号输入端接入灵敏放大器预充电控制信号，第一与非门包括的第一逻辑信号输出端与第一晶体管的栅极连接，第一晶体管的源极与内部电源连接，第一晶体管的漏极与真灵敏放大器输入信号线连接。
[0014]结合第一方面的第一种可选的实施方式，本申请实施例还提供了第一方面的第三种可选的实施方式，第二充电单元包括第二与非门和第二晶体管，第二与非门包括的第三逻辑信号输入端与互补灵敏放大器输入信号线连接，第二与非门包括的第四逻辑信号输入端接入灵敏放大器预充电控制信号，第二与非门包括的第二逻辑信号输出端与第二晶体管的栅极连接，第二晶体管的源极与内部电源连接，第二晶体管的漏极与互补灵敏放大器输入信号线连接。
[0015]结合第一方面的第一种可选的实施方式，本申请实施例还提供了第一方面的第四种可选的实施方式，第一平衡单元包括第三晶体管，第三晶体管的栅极接入灵敏放大器均衡控制信号，第三晶体管的漏极与真灵敏放大器输入信号线连接，第三晶体管的源极与互补灵敏放大器输入信号线连接。
[0016]结合第一方面，本申请实施例还提供了第一方面的第五种可选的实施方式，第二预充电模块第三充电单元、第四充电单元和第二平衡单元；
[0017]第三充电单元用于在真位线上携带的历史电压信号为高电平信号，且互补位线上携带的历史电压信号为低电平信号时，将真位线上携带的历史电压信号预充至电源电压；
[0018]第四充电单元用于在真位线上携带的历史电压信号为低电平信号，且互补位线上携带的历史电压信号为高电平信号时，将互补位线上携带的历史电压信号预充至电源电压；
[0019]第二平衡单元用于对真位线上携带的电压信号和互补位线上携带的电压信号进行平衡，以将真位线和互补位线上携带的电压信号调整至第二目标电压。
[0020]结合第一方面的第五种可选的实施方式，本申请实施例还提供了第一方面的第六种可选的实施方式，第三充电单元包括第三与非门和第四晶体管，第三与非门包括的第五逻辑信号输入端与真位线连接，第三与非门包括的第六逻辑信号输入端接入位线预充电控制信号，第三与非门包括的第三逻辑信号输出端与第四晶体管的栅极连接，第四晶体管的源极与内部电源连接，第四晶体管的漏极与真位线连接。
[0021]结合第一方面的第五种可选的实施方式，本申请实施例还提供了第一方面的第七种可选的实施方式，第四充电单元包括第四与非门和第五晶体管，第四与非门包括的第七逻辑信号输入端与互补位线连接，第四与非门包括的第八逻辑信号输入端接入位线预充电控制信号，第四与非门包括的第四逻辑信号输出端与第五晶体管的栅极连接，第五晶体管的源极与内部电源连接，第五晶体管的漏极与互补位线连接。
[0022]结合第一方面的第五种可选的实施方式，本申请实施例还提供了第一方面的第八种可选的实施方式，第二平衡单元包括第六晶体管，第六晶体管的栅极接入位线均衡控制信号，第六晶体管的漏极与真位线连接，第六晶体管的源极与互补位线连接。
[0023]结合第一方面，本申请实施例还提供了第一方面的第九种可选的实施方式，存储器控制电路还包括写数据输入信号线对，写数据输入信号线对包括真写数据输入信号线和互补写数据输入信号线，真写数据输入信号线与真位线连接，且通过写选信号控制通断，互补写数据输入信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器控制电路，其特征在于，包括位线对、灵敏放大器输入信号线对，以及第一预充电模块和/或第二预充电模块；所述位线对包括用于连接存储模块的真位线和互补位线，所述真位线用于读取所述存储模块中存储的第一真数据，获得第一读取信号，所述互补位线用于读取所述存储模块中存储的第一互补数据，获得第二读取信号；所述灵敏放大器输入信号线对包括用于连接灵敏放大器的真灵敏放大器输入信号线和互补灵敏放大器输入信号线，所述真灵敏放大器输入信号线与所述真位线连接，且通过读选信号控制通断，所述互补灵敏放大器输入信号线与所述互补位线连接，且通过所述读选信号控制通断；所述第一预充电模块用于在所述真灵敏放大器输入信号线与所述真位线导通，且所述互补灵敏放大器输入信号线与所述互补位线导通之前，将所述真灵敏放大器输入信号线和所述互补灵敏放大器输入信号线上携带的历史电压信号调整至第一目标电压，所述第一目标电压小于电源电压；所述第二预充电模块用于在所述真位线读取所述存储模块中存储的第一真数据，获得第一读取信号，且所述互补位线读取所述存储模块中存储的第一互补数据，获得第二读取信号之前，将所述真位线和所述互补位线上携带的历史电压信号调整至第二目标电压，所述第二目标电压小于所述电源电压。2.根据权利要求1所述的存储器控制电路，其特征在于，所述第一预充电模块包括第一充电单元、第二充电单元和第一平衡单元；所述第一充电单元用于在所述真灵敏放大器输入信号线上携带的历史电压信号为高电平信号，且所述互补灵敏放大器输入信号线上携带的历史电压信号为低电平信号时，将所述真灵敏放大器输入信号线上携带的历史电压信号预充至所述电源电压；所述第二充电单元用于在所述真灵敏放大器输入信号线上携带的历史电压信号为低电平信号，且所述互补灵敏放大器输入信号线上携带的历史电压信号为高电平信号时，将所述互补灵敏放大器输入信号线上携带的历史电压信号预充至所述电源电压；所述第一平衡单元用于对所述真灵敏放大器输入信号线上携带的电压信号和所述互补灵敏放大器输入信号线上携带的电压信号进行平衡，以将所述真灵敏放大器输入信号线和所述互补灵敏放大器输入信号线上携带的电压信号调整至所述第一目标电压。3.根据权利要求2所述的存储器控制电路，其特征在于，所述第一充电单元包括第一与非门和第一晶体管，所述第一与非门包括的第一逻辑信号输入端与所述真灵敏放大器输入信号线连接，所述第一与非门包括的第二逻辑信号输入端接入灵敏放大器预充电控制信号，所述第一与非门包括的第一逻辑信号输出端与所述第一晶体管的栅极连接，所述第一晶体管的源极与内部电源连接，所述第一晶体管的漏极与所述真灵敏放大器输入信号线连接。4.根据权利要求2所述的存储器控制电路，其特征在于，所述第二充电单元包括第二与非门和第二晶体管，所述第二与非门包括的第三逻辑信号输入端与所述互补灵敏放大器输入信号线连接，所述第二与非门包括的第四逻辑信号输入端接入灵敏放大器预充电控制信号，所述第二与非门包括的第二逻辑信号输出端与所述第二晶体管的栅极连接，所述第二晶体管的源极与内部电源连接，所述第二晶体管的漏极与所述互补灵敏放大器输入信号线
连接。5.根据权利要求2所述的存储器控制电路，其特征在于，所述第一平衡单元包括第三晶体管，所述第...

【专利技术属性】
技术研发人员：白海银，黄瑞锋，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：