用于校准阻抗水平的技术制造技术

本文描述的示例可以用于校准由输出驱动器电路中的上拉电路和下拉电路提供的电阻。可以确定第一基准电压并将其施加以将上拉电路的电阻水平设置为期望的水平。可以针对第一基准电压确定用于激活上拉电路中的一个或多个晶体管的代码。对于下拉电路，可以将第二基准电压设置为下拉电路的电阻水平而到期望的水平。可以将下拉电路的电阻水平设置为等于上拉电路的电阻水平。可以设置第二代码以用于激活下拉电路中的一个或多个晶体管。第一基准电压和第二基准电压可以由指标值表示。可以将代码和第二代码储存以使上拉电路和下拉电路使用。可以使用第一和第二基准电压执行上拉和下拉电路的重新校准以确定代码。电路的重新校准以确定代码。电路的重新校准以确定代码。

【技术实现步骤摘要】
【国外来华专利技术】用于校准阻抗水平的技术


[0001]本文描述了与用于校准电路的阻抗的技术有关的各种示例。

技术介绍

[0002]各种计算设备包括分别从或向一个或多个其他设备接收和传送信号(例如，电信号)的输入和输出连接器(例如，焊盘或引脚)。例如，存储器、储存器、处理器和传感器是包括输入和输出连接器的设备。输出连接器通常具有带有特性电阻(R
on
)的输出驱动器，耦合到输出连接器的任何设备会经历特性电阻(R
on
)。由于半导体工艺变化(产生的阻抗不同于规范)或由于各种环境的变化(例如电源电压变化、操作温度变化、或其他因素)，输出驱动器的电阻和阻抗可能会与预期不同。由于输入电路的阻抗与输出电路的阻抗之间的不匹配，在耦合到输出驱动器的输入电路之间可能出现阻抗不匹配。阻抗不匹配会在输入电路和输出驱动器的连接处引起信号反射。信号反射可能损害在输入电路和输出驱动器之间传送的信号的信号完整性。由于设备的操作速度增加，电压摆幅减小，从而减小电源电流并使传输延迟最小化。然而，摆动的减小使信号更多地暴露于外部噪声。信号反射还会降低由输出驱动器提本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，包括：确定校准电阻器的基准电阻水平；确定在上拉电路的校准期间要施加的基准电压，以使所述上拉电路的输出电阻为值R1；确定与所述上拉电路相关联的第一代码，其中，所述第一代码控制所述上拉电路的电阻；确定在下拉电路的校准期间要施加的第二基准电压，以使所述下拉电路的输出电阻为值R2；以及确定与所述下拉电路相关联的第二代码，其中，所述第二代码控制所述下拉电路的电阻。2.根据权利要求1所述的方法，其中，确定在上拉电路的校准期间要施加的基准电压以使所述上拉电路的输出电阻为值R1包括：确定在所述上拉电路的校准期间要施加的一部分偏置电压，以使所述上拉电路的输出电阻为值R1。3.根据权利要求1所述的方法，其中，确定与所述上拉电路相关联的第一代码包括：比较来自所述上拉电路的电压与所确定的基准电压，以及确定所述第一代码，使得所述基准电压与来自所述上拉电路的所述电压大致相同。4.根据权利要求1所述的方法，其中，确定在下拉电路的校准期间要施加的第二基准电压以使所述下拉电路的输出电阻为值R2包括：确定第二基准电压，使得所述值R2与R1大致匹配。5.根据权利要求1所述的方法，其中，确定与所述下拉电路相关联的第二代码包括：将所述上拉电路耦合到所述下拉电路，其中，所述上拉电路使用所述第一代码；比较来自所述下拉电路的电压与所确定的第二基准电压；以及确定第二代码，使得所述第二基准电压与来自所述上拉电路和所述下拉电路的耦合的所述电压大致相同。6.根据权利要求1所述的方法，包括：在输出驱动器的操作期间：将所述第一代码施加到一个或多个上拉电路，以及将所述第二代码施加到一个或多个下拉电路。7.根据权利要求1所述的方法，包括：启动以下中的一个或多个的重新校准：所述上拉电路和所述下拉电路；存储第三代码以设置所述上拉电路的电阻并在所述上拉电路的重新校准中确定；以及存储第四代码以设置所述下拉电路的电阻并在所述下拉电路的重新校准中确定。8.一种装置，包括：半导体器件，所述半导体器件包括连接器，所述连接器基于与另一个电路的通信耦合而提供输出阻抗；至少一个上拉电路，所述至少一个上拉电路耦合到所述连接器；至少一个下拉电路，所述至少一个下拉电路耦合到所述连接器；以及存储器，所述存储器用于存储第一基准电压校准值、第二基准电压校准值、第一代码、
和第二代码，其中：所述至少一个上拉电路包括以下中的一个或多个：晶体管或电阻器；所述第一代码用于设置所述至少一个上拉电路的电阻水平，所述至少一个下拉电路包括以下中的一个或多个：晶体管或电阻器；所述第二代码用于设置所述至少一个下拉电路的电阻水平，所述第一基准电压校准值用于校准第一上拉电路，所述第二基准电压校准值用于校准第一下拉电路；以及所述第一基准电压校准值与所述第二基准电压校准值相同或不同。9.根据权利要求8所述的装置，其中，所述半导体器件包括存储器件，其中，所述连接器用于向所述存储器件提供数据信号或提供来自所述存储器件的数据信号。10.根据权利要求8所述的装置，其中，所述半导体器件包括以下中的一个或多个：非易失性存储器件或易失性存储器件。11.根据权利要求8所述的装置，包括：逻辑单元，所述逻辑单元用于使所述上拉电路中的一个或多个和所述下拉电路中的一个或多个能够控制所述连接器的输出阻抗。12.根据权利要求8所述的装置，还包括：校准控制器，所述校准控制器耦合到所述至少一个上拉电路和所述至少一个下拉电路，所述校准控制器包括用于...

【专利技术属性】
技术研发人员：L，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：