存储器读写控制电路及其操作方法技术

本发明专利技术提供了一种存储器读写控制电路及其控制方法，所述存储器读写控制电路包括输入电路、状态机电路及存储单元读写驱动电路，其中存储单元读写驱动电路包括延时电路和脉冲电路，其时钟由驱动电路内部时钟控制，整个电路的效率和可靠性较高，而状态机电路可以实现对连续存储单元地址的自动累加操作，而且读写操作可以使用同一个状态机电路，电路结构简单可靠。可靠。可靠。

【技术实现步骤摘要】
存储器读写控制电路及其操作方法


[0001]本专利技术涉及存储器领域，特别是存储器的读写控制电路及其操作方法。

技术介绍

[0002]现有的存储器有各种类型的存储器，例如DRAM存储器、Flash存储器、磁存储器、RRAM存储器以及铁电存储器等。其中铁电存储器是采用铁电材料作为存储介质的一种非易失性存储器，其具有低功耗、快速写性能和高最大读/写耐久度等优点。
[0003]铁电存储器通常包括若干个阵列排列的存储单元，每个存储单元包括一个晶体管和与晶体管相连的一个电容，这些存储单元成阵列排列，同一行的存储单元的晶体管的栅极共同连接至同一条字线，同一列存储单元的晶体管的一端共同连接于同一条位线，未与晶体管相连的电容器的一个极板共同连接于同一条板线。通过对存储单元的字线、位线以及板线施加控制信号可以实现对存储单元的读写操作。因此需要提供对存储单元进行读写控制的读写驱动电路。而且有时对存储单元的读写操作是依顺序对多个存储单元进行读写操作，因此需要提供一种对存储单元依序读写操作的控制电路及操作方法。

技术实现思路

[0004]本专利技术的目的在于提供一种存储器读写控制电路。
[0005]本专利技术的另一目的在于提供一种存储单元读写驱动电路。
[0006]本专利技术的再一目的在于提供一种存储器读写控制方法。
[0007]为达成前述目的，本专利技术一种存储器读写控制电路，其包括：
[0008]输入电路，其接收输入信号，输出读写控制信号，其中其输入信号包括读写控制命令、存储单元地址以及需写入的数据；
[0009]状态机电路，其接收输入电路输入的控制信号以及读写驱动电路反馈的存储单元读写结束信号，输出存储单元读写信号，从起始地址按照顺序依次对存储单元进行数据读写直至终止地址；
[0010]存储单元读写驱动电路，其接收状态机电路输出的存储单元读写信号对存储单元进行数据读写，并向状态机电路反馈每个存储单元读写结束信号。
[0011]根据本专利技术的一个实施例的存储器读写控制电路，其中输入电路为串行外设接口电路(SPI)。
[0012]根据本专利技术的一个实施例的存储器读写控制电路，其中状态机电路其工作流程为，接收输入电路的输入信号后判断是否为读写命令信号，如果是则输出向起始地址的存储单元进行读写的控制信号给读写控制电路，然后接收到读写控制电路反馈的起始地址存储单元读写结束信号，判断读写的存储单元地址是否为终止地址，如果是则返回待机状态，如果不是，则存储单元地址依序增加并向读写控制电路输出对增加一位地址的存储单元进行读写的命令。
[0013]根据本专利技术的一个实施例的存储器读写控制电路，其中所述状态机电路其是由D
触发器和计时器组成的时序逻辑电路。
[0014]根据本专利技术的一个实施例的存储器读写控制电路，其中所述存储单元读写驱动电路，其包括字线控制电路、位线控制电路、板线控制电路，回写使能控制电路，锁存控制电路。
[0015]根据本专利技术的一个实施例的存储器读写控制电路，其中所述读写驱动电路中的各控制电路依次连接，每个电路包括延时电路和脉冲电路，其中前一控制电路的延时电路的输出为后一控制电路的延时电路的输入。
[0016]根据本专利技术的一个实施例的存储器读写控制电路，其中所述延时电路其包括串联的PMOS晶体管和NMOS晶体管，其中PMOS晶体管的栅极连接输入端，NMOS晶体管与地之间连接电阻R，PMOS晶体管与NMOS晶体管的连接节点与地之间连接电容C，PMOS晶体管与NMOS晶体管的连接节点经过反相器输入与门电路的一个输入端，输入端输入与门电路的另一输入端，与门电路的输出端为延时电路的输出端。
[0017]根据本专利技术的一个实施例的存储器读写控制电路，其中所述的脉冲电路其包括串联的PMOS晶体管P2和NMOS晶体管N2，其中PMOS晶体管P2的栅极连接延时电路的输入端IN，PMOS晶体管P2的源极连接电源电压，PMOS晶体管P2的漏极与NMOS晶体管N2的源极连接，NMOS晶体管N2的栅极连接延时电路的输入端IN，NMOS晶体管N2的漏极与地之间连接电阻R2，PMOS晶体管P2的漏极与NMOS晶体管的源极共同连接的节点与地之间连接电容C2，PMOS晶体管P2的漏极与NMOS晶体管的源极共同连接的节点B经过相互串联的第一反相器51和第二反相器52与与门电路53的一个输入端连接，脉冲电路的输入端IN与与门电路53的另一输入端连接，与门电路53的输出端作为整个脉冲电路的输出端。
[0018]根据本专利技术的一个实施例的存储器读写控制电路，其中读取操作和写入操作采用相同的状态机电路。
[0019]为达成前述另一目的，本专利技术一种存储单元读写驱动电路，其包括：
[0020]不同控制信号产生电路，每个控制信号产生电路包括延迟电路和脉冲电路，其中：
[0021]延迟电路包括输入端和输出端，输出端的输出信号为根据输入信号产生的相对输入信号延迟一定时间的输出信号；
[0022]脉冲电路，包括输入端和输出端，输出端的输出信号为根据输入信号产生的持续一定时间的脉冲信号；
[0023]前一控制信号产生电路的延迟电路的输出端连接于后一控制信号产生电路的延迟电路的输入端。
[0024]根据本专利技术的一个实施例的存储单元读写驱动电路，其中延迟电路包括串联的PMOS晶体管和NMOS晶体管，其中PMOS晶体管的栅极连接延时电路的输入端，PMOS晶体管的源极连接电源电压，PMOS晶体管的漏极与NMOS晶体管的源极连接，NMOS晶体管的栅极连接延时电路的输入端，NMOS晶体管的漏极与地之间连接电阻，PMOS晶体管的漏极与NMOS晶体管的源极共同连接的节点与地之间连接电容，PMOS晶体管的漏极与NMOS晶体管的源极共同连接的节点经过反相器输入与门电路的一个输入端，延时电路的输入端输入与门电路的另一输入端，与门电路的输出端为延时电路的输出端。
[0025]根据本专利技术的一个实施例的存储单元读写驱动电路，其中脉冲电路包括串联的PMOS晶体管和NMOS晶体管，其中PMOS晶体管的栅极连接延时电路的输入端，PMOS晶体管的
源极连接电源电压，PMOS晶体管的漏极与NMOS晶体管的源极连接，NMOS晶体管的栅极连接延时电路的输入端IN，NMOS晶体管的漏极与地之间连接电阻，PMOS晶体管的漏极与NMOS晶体管的源极共同连接的节点与地之间连接电容，PMOS晶体管的漏极与NMOS晶体管的源极共同连接的节点经过相互串联的第一反相器和第二反相器与与门电路的一个输入端连接，脉冲电路的输入端IN与与门电路的另一输入端连接，与门电路的输出端作为整个脉冲电路的输出端。
[0026]为达成前述再一目的，本专利技术一种存储器读写操作方法，其包括：
[0027]通过输入电路输入读写命令以及写入数据和要读写的存储单元地址；
[0028]通过状态机接受读写命令及要读写的存储单元地址，依顺序依次从起始地址开始读写存储单元，在每一个存储单元读写结束后，自动累加存储单元地址本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器读写控制电路，其包括：输入电路，其接收输入信号，输出读写控制信号，其中其输入信号包括读写控制命令、存储单元地址以及需写入的数据；状态机电路，其接收输入电路输入的控制信号以及读写驱动电路反馈的存储单元读写结束信号，输出存储单元读写信号，从起始地址按照顺序依次对存储单元进行数据读写直至终止地址；存储单元读写驱动电路，其接收状态机电路输出的存储单元读写信号对存储单元进行数据读写，并向状态机电路反馈每个存储单元读写结束信号。2.如权利要求1所述的存储器读写控制电路，其中输入电路为串行外设接口电路(SPI)。3.如权利要求1所述的存储器读写控制电路，其中状态机电路其工作流程为，接收输入电路的输入信号后判断是否为读写命令信号，如果是则输出向起始地址的存储单元进行读写的控制信号给读写控制电路，然后接收到读写控制电路反馈的起始地址存储单元读写结束信号，判断读写的存储单元地址是否为终止地址，如果是则返回待机状态，如果不是，则存储单元地址依序增加并向读写控制电路输出对增加一位地址的存储单元进行读写的命令。4.如权利要求3所述的存储器读写控制电路，其中所述状态机电路其是由D触发器和计时器组成的时序逻辑电路。5.如权利要求1所述的存储器读写控制电路，其中所述存储单元读写驱动电路，其包括字线控制电路、位线控制电路、板线控制电路，回写使能控制电路，锁存控制电路。6.如权利要求5所述的存储器读写控制电路，其中所述读写驱动电路中的各控制电路依次连接，每个电路包括延时电路和脉冲电路，其中前一控制电路的延时电路的输出为后一控制电路的延时电路的输入。7.如权利要求6所述的存储器读写控制电路，其中所述延时电路其包括串联的PMOS晶体管和NMOS晶体管，其中PMOS晶体管的栅极连接输入端，NMOS晶体管与地之间连接电阻，PMOS晶体管与NMOS晶体管的连接节点与地之间连接电容，PMOS晶体管与NMOS晶体管的连接节点经过反相器输入与门电路的一个输入端，输入端输入与门电路的另一输入端，与门电路的输出端为延时电路的输出端。8.如权利要求6所述的存储器读写控制电路，其中所述的脉冲电路其包括串联的PMOS晶体管P2和NMOS晶体管N2，其中PMOS晶体管P2的栅极连接延时电路的输入端IN，PMOS晶体管P2的源极连接电源电压，PMOS晶体管P2的漏极与NMOS晶体管N2的源极连接，NMOS晶体管N2的栅极连接延时电路的输入端IN，NMOS晶体管N2的漏极与地之间连接电阻R2，PMOS晶体管P2的漏极与NMOS晶体管的源极共同连接的节点与地之间连接电容C2，PMOS晶体管P2的漏极与NMOS晶体管的源极共同连接的节点B经过相互串联的第一反相器51和第二反相器52与与门电路53的一个输入端连接，脉冲电路的输入端IN与与门电路53的另一输入端连接，与门电路53的输出端作为整个脉冲电路的输出端。9.如权利要求1所述的存储器读写控制电路，其中读取操作和写入操作采用相同的状态机电路。10.一种存储单元读写驱动电路，其包括：
不同控制信号产生电路，每个控制信号产生电路包括延迟电路和脉冲电路，其中：延迟电路包括输入端和输出端，输出端的输出信号为根据输入信号产生的相对输入信号延迟一定时间的输出信号；脉冲电路，包括输入端和输出端，输出端的输出信...

【专利技术属性】
技术研发人员：徐勤媛，唐原，
申请(专利权)人：无锡拍字节科技有限公司，
类型：发明
国别省市：