形成半导体元件的方法及其集成电路技术

一种形成半导体元件的方法及其集成电路，提供形成线端延伸区域的方法以及具有线端延伸区域的元件。在一些实施方式中，一种方法包括在硬光罩层的第一区域上形成图案化光阻。在硬光罩层中形成线端延伸区域。线端延伸区域自硬光罩层的第一区域的末端侧向向外延伸。可通过改变硬光罩层在线端延伸区域的物理性质而形成线端延伸区域。形成线端延伸区域。形成线端延伸区域。

【技术实现步骤摘要】
形成半导体元件的方法及其集成电路


[0001]本揭示内容的一些实施方式涉及形成半导体元件的方法及其集成电路。

技术介绍

[0002]半导体集成电路(IC,Integrated Circuit)在制造上的推进，已达到效能密度(亦即，每晶片区域的互连元件数目)提升，以及几何尺寸(亦即，可使用制造制程生产的最小部件(或线))缩小。提升效能密度同时缩小几何尺寸，通常通过增加生产效率以及降低关联成本提供益处。然而，就元件或部件的尺寸及密度的推进，亦伴随着这些IC元件设计及制造的复杂度提升。
[0003]例如，缩减半导体基板上所限定及形成的IC特征的尺寸及间间隔，通常包括使用多个不同的光刻遮罩，并且执行切割制程，以得到IC中所利用的图案化特征。

技术实现思路

[0004]本揭示内容的一些实施方式提供形成半导体元件的方法，包括：在硬光罩层的第一区域上形成图案化光阻。在硬光罩层中形成线端延伸区域。线端延伸区域自硬光罩层的第一区域的末端侧向向外延伸。形成线端延伸区包括改变硬光罩层在线端延伸区域中的物理性质。
[0005]本揭示内容的另一些实施方式提供形成半导体元件的方法，包括：在目标层上形成硬光罩层，目标层设置于基板与硬光罩层之间。在硬光罩层的多个第一区域上形成图案化光阻。通过以多个离子束辐射硬光罩层，自第一区域的末端向外延伸形成多个线端延伸区域，离子束中的每一者相对于与硬光罩层正交的方向具有非零离子束角度，图案化光阻阻断离子束中的至少一部分达到该些线端延伸区域。移除图案化光阻。通过移除硬光罩层中第一区域及线端延伸区域外部的部分，以暴露该目标层的部分；以及通过移除目标层暴露的部分，以在目标层中形成图案化特征。
[0006]本揭示内容的再一些实施方式提供集成电路，包括：基板以及基板上的多个图案化特征。图案化特征中的每一者由相同材料形成，其中图案化特征中的第一图案化特征的末端与图案化特征中的第二图案化特征的末端之间的距离小于25纳米。
附图说明
[0007]当结合附图阅读时，根据以下详细描述可更好地理解本揭示内容的态样。应注意，根据工业标准实务，多种特征未按比例绘制。事实上，为论述清楚，可任意地增加或缩小各特征的尺寸。
[0008]图1至图8是根据本揭示内容的一些实施方式，所绘示的制造集成电路的方法的示意图；
[0009]图9是根据本揭示内容的一些实施方式，所绘示的经过修改图1至图8所描述的方法，所形成的图案化特征的示意图；
[0010]图10是根据本揭示内容的一些实施方式，所绘示的一元件的俯视图。
[0011]【符号说明】
[0012]10:基板
[0013]12:目标层
[0014]14:硬光罩层
[0015]16:光阻
[0016]20:离子
[0017]22:方向
[0018]31:第一区域
[0019]32:第二区域
[0020]33:非撞击区域
[0021]42:第一蚀刻气体
[0022]52:第二蚀刻气体
[0023]112:图案化特征
[0024]201:第一部分
[0025]202:第二部分
[0026]212:图案化特征
[0027]300:元件
[0028]312:图案化特征
[0029]312a:部分
[0030]312b:部分
[0031]332a:部分
[0032]332b:部分
[0033]L1:长度
[0034]L2:长度
[0035]h:高度
[0036]G1:间隙
[0037]G2:间隙
[0038]θ:离子束角度
具体实施方式
[0039]以下揭示内容提供用于实施所提供标的的不同特征的许多不同实施方式或实施例。以下描述部件及布置的特定实施例以简化本揭示案。当然，这些仅为实施例，并且并不意欲为限制性的。举例而言，在如下描述中第一特征在第二特征之上或在第二特征上形成可包括其中第一特征与第二特征形成为直接接触的实施方式，并且亦可包括其中额外特征可在第一特征与第二特征之间形成而使得第一特征与第二特征可不直接接触的实施方式。另外，本揭示案可在多种实施例中重复元件符号及/或字母。此重复是出于简化及清楚目的，并且其自身并不表示所论述的多种实施方式及/或配置之间的关系。
[0040]另外，为了简化描述，可在本文中使用诸如“在
…
下面”、“在
…
下方”、“下部”、
“
在
…
上方”、“上部”及其类似术语的空间相对术语，以描述如诸图中所绘示的一个元件或特征与另一(另外)元件或特征的关系。除了诸图中所描绘的定向以外，这些空间相对术语意欲涵盖元件在使用中或操作中的不同定向。装置可以其他方式定向(旋转90度或以其他定向)，并且可同样相应地解释本文中所使用的空间相对描述词。
[0041]说明书中所述用于沉积介电层、金属或任何其他材料的沉积技术，可参考制程包括：化学气相沉积(CVD；Chemical Vapor Deposition)、低压化学气相沉积(LPCVD；Low
‑
Pressure Chemical Vapor Deposition)、金属有机化学气相沉积(MOCVD；Metal Organic Chemical Vapor Deposition)、电浆增强化学气相沉积(PECVD；Plasma
‑
Enhanced Chemical Vapor Deposition)、电浆气相沉积(PVD；Plasma Vapor Deposition)、原子层沉积(ALD；Atomic Layer Deposition)、分子束磊晶(MBE；Molecular Beam Epitaxy)、电镀、无电镀等。本文参照此类制程的实例描述特定实施方式。然而，本揭示内容及所参考的特定沉积技术，不限于所描述的内容。
[0042]说明书所述用于选择性移除半导体材料、介电材料、金属或任何其他材料的蚀刻技术，可参照包括如下制程：干式蚀刻、湿式化学蚀刻、反应离子(电浆)蚀刻(RIE；Reactive Ion Etching)、洗涤、湿式清洁、预清洁、喷雾清洁、化学机械平坦化(CMP；Chemical
‑
Mechanical Planarization)等。本文参照此类制程的实例描述特定实施方式。然而，本揭示内容及所参考的特定蚀刻技术，不限于所描述的内容。
[0043]随着集成电路中所形成的特征的大小或尺寸缩小，相邻特征的末端之间的间隔、距离或间隙可能受限于用以形成特征的制程步骤的限制。例如，用以制造集成电路的图案化特征的光刻及切割制程，对于实际上可达成的特征之间的间隔，具有下限。这些下限可基于集成电路的布局，由实体上生产的光罩尺寸所限定。
[0044]于本文所述，本揭示内容提供在特征线路的末端形成图案化特征的线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体元件的方法，其特征在于，包括：在一硬光罩层的一第一区域上形成一图案化光阻；在该硬光罩层中形成一线端延伸区域，该线端延伸区域自该硬光罩层的该第一区域的一末端侧向向外延伸，该形成该线端延伸区域包括改变该硬光罩层在该线端延伸区域的一物理性质。2.如权利要求1所述的方法，其特征在于，进一步包括：移除该图案化光阻；以及通过移除该硬光罩层在该第一区域及该线端延伸区域外部的多个部分，以暴露一目标层的多个部分。3.如权利要求1所述的方法，其特征在于，该形成该线端延伸区域包括：在该硬光罩层的该线端延伸区域植入一第一离子浓度的离子；以及在该硬光罩层的该线端延伸区域外部植入一第二离子浓度的离子，该第二离子浓度大于该第一离子浓度。4.如权利要求1所述的方法，其特征在于，该在该硬光罩层中形成该线端延伸区域包括以一离子束辐射该硬光罩层，该离子束相对于与该硬光罩层正交的一方向具有一非零离子束角度。5.如权利要求4所述的方法，其特征在于，该非零离子束角度小于85
°
。6.一种形成半导体元件的方法，其特征在于，包括：在一目标层上形成一硬光罩层，该目标层设置于一基板与该硬光罩层之间；在该硬光罩层的多个第一区域上形成一图案化光阻；通过以多个离子束辐射该硬光罩层，自该些第一区域的末端向外延伸形...

【专利技术属性】
技术研发人员：萧志民，赖建文，刘如淦，赖志明，张世明，严永松，张育祯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：