玻璃基板上的一次编程非挥发性存储单元制造技术

本发明专利技术公开一种玻璃基板上的一次编程非挥发性存储单元，其中该一次编程非挥发性存储单元具有一存储元件，该存储元件包括：一玻璃基板、一缓冲层、一多晶硅层与二金属层。缓冲层位于该玻璃基板上。多晶硅层位于该缓冲层上。该多晶硅层包括一P型掺杂区与一N型掺杂区。该二金属层分别接触于该N型掺杂区与该P型掺杂区。该二金属层、该第一N型掺杂区与该第一P型掺杂区形成一二极管。在一编程动作时，该二极管接收一编程电压，使得该二极管为逆向偏压，且该二极管由一第一存储状态变成一第二存储状态。在一读取动作时，该二极管接收一读取电压，使得该二极管为逆向偏压，且该二极管产生一读取电流。

【技术实现步骤摘要】
玻璃基板上的一次编程非挥发性存储单元
本专利技术涉及一种存储单元，且特别是涉及一种形成于玻璃基板上的一次编程(onetimeprogrammable，简称OTP)非挥发性存储单元。
技术介绍
利用低温多晶硅(lowtemperaturepoly-silicon，LTPS)制作工艺所制造出的薄膜晶体管(thinfilmtransistor，TFT)具备低耗电、高品质与高反应速度，使得薄膜晶体管广泛地运用于显示面板领域。然而，将薄膜晶体管运用于存储器领域则会遭遇到许多困难。举例来说，在低温多晶硅的薄膜晶体管制作工艺中，根据薄膜晶体管的设计规则(designrule)，其通道长度(channellength)大约为3μm，栅极介电层的厚度约为500～1000埃(angstrom，)。如果将薄膜晶体管制作成浮动栅晶体管，并以浮动栅晶体管作为存储元件(storageelement)来构成非挥发性存储器的存储单元，由于浮动栅晶体管的通道长度太长，不论是利用通道热电子效应(channelhotelectroneffect，CHEeffect)将电子注入浮动栅极，或者利用FN隧穿效应(Fowler-Nordheimtunnelingeffect，FNtunnelingeffect)将电子注入浮动栅极，浮动栅晶体管接收的偏压都非常的高，会造成浮动栅晶体管的损毁。因此，本专利技术的目的在于利用低温多晶硅的薄膜晶体管制作工艺，在玻璃基板上设计其他电子元件，并作为非挥发性存储器的存储单元。
技术实现思路
本专利技术是有关于一种次编程非挥发性存储单元，具有一存储元件，该存储元件包括：一玻璃基板；一缓冲层，位于该玻璃基板上；一第一多晶硅层，位于该缓冲层上，其中该第一多晶硅层包括一第一P型掺杂区与一第一N型掺杂区；一栅极介电层，覆盖该第一多晶硅层；一层间介电层，覆盖该栅极介电层；一第一金属层，位于该层间介电层上，且该第一金属层经由一第一穿透洞接触于该第一N型掺杂区；以及一第二金属层，位于该层间介电层上，且该第二金属层经由一第二穿透洞接触于该第一P型掺杂区，其中该第一金属层、该第一N型掺杂区、该第一P型掺杂区与该第二金属层形成一第一二极管；其中，在一编程动作时，该第一二极管接收一编程电压，使得该第一二极管为逆向偏压，且该第一二极管由一第一存储状态变成一第二存储状态；其中，在一读取动作时，该第一二极管接收一读取电压，使得该第一二极管为逆向偏压，且该第一二极管产生一读取电流。为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附的附图，作详细说明如下：附图说明图1A至图1C为本专利技术一次编程非挥发性存储单元中的存储元件示意图；图1D与图1E为一次编程非挥发性存储单元中存储元件的编程动作与读取动作的偏压示意图；图2A与图2B为本专利技术一次编程非挥发性存储单元的第一实施例的示意图；图2C与图2D为本专利技术一次编程非挥发性存储单元的第二实施例的示意图；图3A至图3D为存储元件的光刻制作工艺示意图；图4A与图4B为掺杂区图样第一范例与存储元件的等效电路图；图4C至图4F为掺杂区图样第二范例与存储元件的等效电路图；图4G至图4J为掺杂区图样第三范例与存储元件的等效电路图；图5A与图5B为掺杂区图样第四范例与存储元件的等效电路图；图5C与图5D为掺杂区图样第五范例与存储元件的等效电路图；图5E与图5F为掺杂区图样第六范例与存储元件的等效电路图；以及图5G与图5H为掺杂区图样第七范例与存储元件的等效电路图。符号说明202,302,352:玻璃基板204,304,354,404:缓冲层206,208,311,315,317,319:掺杂区210,320,370:栅极介电层322,372,602,622,642,662:栅极层214,324,374:层间介电层216,218,332,334,336,382,384,386,506,508:金属层220,340,390:有机平坦层313,367:通道区361,363,365,369,406,408a,408b,408c,502,504,512,514,516:掺杂区409:PN接面410:未掺杂区412:重叠区522,526,536,538,614,616,632,634,636,654,656,672,674,676:金属层532,534,604,606,624,626,644,646,664,666:掺杂区具体实施方式本专利技术根据低温多晶硅的薄膜晶体管制作工艺来制作二极管，并以二极管作为非挥发性存储单元的存储元件(storageelement)，进而组成一次编程(OTP)非挥发性存储单元。请参照图1A至图1C，其所绘示为本专利技术一次编程非挥发性存储单元中的存储元件示意图。其中，图1A为存储元件的剖视图，图1B为存储元件的上视图，且图1B仅绘示多晶硅层与金属层216、218的相关位置示意图。图1C为存储元件的等效电路图。如图1A所示，在玻璃基板202上形成缓冲层204，并在缓冲层204上形成多晶硅层。接着，在多晶硅层上进行二次掺杂制作工艺，分别形成一P型掺杂区(P+)206与一N型掺杂区(N+)208。之后，依序形成栅极介电层210与层间介电层214覆盖P型掺杂区(P+)206与N型掺杂区(N+)208。接着，形成二金属层216、218，经由穿透洞(via)分别接触于P型掺杂区(P+)206与N型掺杂区(N+)208，并形成一有机平坦层220覆盖于金属层216、218与层间介电层214。如图1A与图1C所示，P型掺杂区(P+)206与N型掺杂区(N+)208接触面形成一PN接面(P-Njunction)，金属层216为阳极(anode，a)连接至P型掺杂区(P+)206，金属层218为阴极(cathode，c)连接至N型掺杂区(N+)208。换句话说，金属层216、P型掺杂区(P+)206、N型掺杂区(N+)208、金属层218形成二极管。其中，Vac为二极管的偏压，I为二极管的逆向电流(reversebiascurrent)。请参照图1D与图1E，其所绘示为非挥发性存储单元中存储元件的编程动作与读取动作的偏压示意图。在编程动作(programaction)时，二极管为逆向偏压(reversebias)，且二极管两端接收编程电压(programvoltage，Vpp)，用以改变二极管的存储状态。举例来说，二极管的阳极端a接收接地电压(0V)，二极管的阴极端c接收正电压，使得二极管为逆向偏压(reversedbiased)，亦即Vac小于零。根据本专利技术的实施例，在编程动作时，二极管接收的编程电压Vpp低于二极管的击穿电压(breakdownvoltage)，造成二极管产生接面击穿(junctionbreakdown)本文档来自技高网...

【技术保护点】
1.一种一次编程非挥发性存储单元，具有一存储元件，其特征在于，该存储元件包括：/n玻璃基板；/n缓冲层，位于该玻璃基板上；/n第一多晶硅层，位于该缓冲层上，其中该第一多晶硅层包括第一P型掺杂区与第一N型掺杂区；/n栅极介电层，覆盖该第一多晶硅层；/n层间介电层，覆盖该栅极介电层；/n第一金属层，位于该层间介电层上，且该第一金属层经由第一穿透洞接触于该第一N型掺杂区；以及/n第二金属层，位于该层间介电层上，且该第二金属层经由第二穿透洞接触于该第一P型掺杂区，其中该第一金属层、该第一N型掺杂区、该第一P型掺杂区与该第二金属层形成第一二极管；/n其中，在编程动作时，该第一二极管接收编程电压，使得该第一二极管为逆向偏压，且该第一二极管由第一存储状态变成第二存储状态；/n其中，在读取动作时，该第一二极管接收一读取电压，使得该第一二极管为逆向偏压，且该第一二极管产生读取电流。/n

【技术特征摘要】
20200212 US 62/975,6711.一种一次编程非挥发性存储单元，具有一存储元件，其特征在于，该存储元件包括：
玻璃基板；
缓冲层，位于该玻璃基板上；
第一多晶硅层，位于该缓冲层上，其中该第一多晶硅层包括第一P型掺杂区与第一N型掺杂区；
栅极介电层，覆盖该第一多晶硅层；
层间介电层，覆盖该栅极介电层；
第一金属层，位于该层间介电层上，且该第一金属层经由第一穿透洞接触于该第一N型掺杂区；以及
第二金属层，位于该层间介电层上，且该第二金属层经由第二穿透洞接触于该第一P型掺杂区，其中该第一金属层、该第一N型掺杂区、该第一P型掺杂区与该第二金属层形成第一二极管；
其中，在编程动作时，该第一二极管接收编程电压，使得该第一二极管为逆向偏压，且该第一二极管由第一存储状态变成第二存储状态；
其中，在读取动作时，该第一二极管接收一读取电压，使得该第一二极管为逆向偏压，且该第一二极管产生读取电流。


2.如权利要求1所述的一次编程非挥发性存储单元，还包括有机平坦层，覆盖于该第一金属层、该第二金属层与该层间介电层。


3.如权利要求1所述的一次编程非挥发性存储单元，还具有开关元件，且该开关元件包括：
第二多晶硅层，位于该缓冲层与该栅极介电层之间，且该第二多晶硅层包括第二P型掺杂区、第三P型掺杂区与通道区，其中该通道区位于该第二P型掺杂区与该第三P型掺杂区之间；
栅极层，位于该通道区上方的该栅极介电层上，且该栅极层被该层间介电层所覆盖；
该第一金属层，经由第三穿透洞接触于该第二P型掺杂区；以及
第三金属层，位于该层间介电层上，且该第三金属层经由第四穿透洞接触于该第三P型掺杂区；
其中，该栅极层、该第一金属层、该第二P型掺杂区、该通道区、该第三P型掺杂区与该第三金属层形成P型薄膜晶体管。


4.如权利要求3所述的一次编程非挥发性存储单元，其中该第二金属层连接至位线，该栅极层连接至字符线，该第三金属层连接至源极线。


5.如权利要求1所述的一次编程非挥发性存储单元，还具有开关元件，且该开关元件包括：
第二多晶硅层，位于该缓冲层与该栅极介电层之间，且...

【专利技术属性】
技术研发人员：孙文堂，萧婉匀，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾;71