OTP器件结构及其制作方法、OTP存储器技术

本申请提供一种OTP器件结构及其制作方法、OTP存储器，其中，所述OTP器件结构，将选通管的源极区和漏极区中的至少一个的衬底和沟道注入条件修改为与低压器件的衬底和沟道注入条件相同，从而提高了源漏之间的抗击穿能力，从而使得选通管的沟道长度能够相对现有技术来说进一步缩小，也即通过改变选通管的衬底及沟道注入条件实现沟道长度进一步缩小，进而进一步缩小了OTP存储单元的尺寸，也即能够进一步缩小OTP存储器的尺寸。

【技术实现步骤摘要】
OTP器件结构及其制作方法、OTP存储器
本专利技术涉及存储器
，尤其涉及一种OTPOTP器件结构及其制作方法、OTP存储器。
技术介绍
一次性可编程(OTP，OneTimeProgrammable)嵌入式存储器的编程和读取方式对一次性可编程嵌入式存储器的性能会产生很大影响，不同的设置方式会对一次性可编程嵌入式存储器的尺寸、良率和可靠性产生不同的效果。系统级芯片(SOC)设计对一次性可编程嵌入式存储器存在巨大需求。随着工艺平台先进性的不断提升，理论上传统的双管共用字线一次性可编程嵌入式存储单元(2TOTPcell)的尺寸应该会随着工艺平台的进步而持续缩小。但实际情况中，OTP嵌入式存储单元尺寸难以随着工艺平台的进步而持续缩小。
技术实现思路
有鉴于此，本专利技术提供一种OTP器件结构及其制作方法、OTP存储器，以解决现有技术中OTP嵌入式存储器的存储单元尺寸难以随工艺平台的进步而持续缩小的问题。为实现上述目的，本专利技术提供如下技术方案：一种OTP器件结构，包括：衬底；形成在所述衬底上的选通管和反熔丝，所述选通管和所述反熔丝结构均为MOS管结构；其中，至少所述选通管的源极区或漏极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。优选地，所述选通管的源极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；所述选通管的漏极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。优选地，所述选通管的源极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；所述选通管的漏极区对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。优选地，所述选通管的源极区和漏极区所对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；所述反熔丝的源极区和漏极区所对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。优选地，所述选通管的漏极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；所述选通管的源极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。优选地，所述选通管的源极区和漏极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件均为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。优选地，所述选通管的漏极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；所述选通管的源极区对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。优选地，所述选通管和所述反熔丝均为NMOS管结构；或者，所述选通管和所述反熔丝均为PMOS管结构。本专利技术还提供一种OTP器件结构制作方法，用于制作形成上面任意一项所述的OTP器件结构，所述OTP器件结构制作方法包括：提供衬底；在所述衬底上覆盖掩膜板，所述掩膜板同时暴露选通管和反熔丝的源极区和漏极区；对所述衬底进行轻掺杂漏注入，形成所述选通管的源极区和漏极区以及所述反熔丝的源极区和漏极区；其中，至少所述选通管的源极区或漏极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。本专利技术还提供一种OTP存储器，包括：多条字线和多条位线，所述多条字线和所述多条位线交叉绝缘设置，限定出多个存储单元；所述存储单元为权利要求1-8任意一项所述的OTP器件结构。经由上述的技术方案可知，本专利技术提供的OTP器件结构，将选通管的源极区和漏极区中的至少一个的衬底和沟道注入条件修改为与低压器件的衬底和沟道注入条件相同，从而提高了源漏之间的抗击穿能力，从而使得选通管的沟道长度能够相对现有技术来说进一步缩小，也即通过改变选通管的衬底及沟道注入条件实现沟道长度进一步缩小，进而进一步缩小了OTP存储单元的尺寸，也即能够进一步缩小OTP存储器的尺寸。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中提供的OTP器件结构示意图；图2-图13为本专利技术实施例提供的OTP器件结构示意图；图14为本专利技术实施例提供的一种OTP器件结构制作方法流程图；图15为本专利技术实施例提供的一种OTP存储器结构示意图。具体实施方式正如
技术介绍
部分所述，传统的双管共用字线一次性可编程嵌入式存储单元(2TOTPcell)难以随着工艺平台的进步而持续缩小。专利技术人发现出现上述问题的主要原因是：请参见图1，图1为现有技术中的双管共用字线一次性可编程嵌入式存储单元的结构示意图；所述双管共用字线OTP嵌入式存储单元包括P阱，位于P阱一个表面的多个N+区域，如图1中所示，左侧N+区与中间的N+区以及位于这两个N+区之间的P阱上方的栅极组成选通管；左侧N+区与中间的N+区之间的长度即为选通管沟道长度；中间N+区与右侧的N+区以及位于这两个N+区之间的P阱上方的栅极组成反熔丝，反熔丝未编程前是高阻状态，对应存储状态“0”；编程时的高电压击穿反熔丝，变成低阻状态，对应存储状态“1”。现有技术中通常通过缩小选通管的沟道长度来缩小存储单元的尺寸，但是由于选通管工作电压的限制，编程时需要施加高电压，若直接缩小选通管沟道长度会导致源漏极击穿现象发生，因此，导致一次性可编程嵌入式存储单元尺寸无法进一步随着工艺平台的进步而缩小。基于此，本专利技术提供一种OTP器件结构，包括：衬底；形成在所述衬底上的选通管和反熔丝，所述选通管和所述反熔丝结构均为MOS管结构；其中，至少所述选通管的源极或漏极对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。本专利技术中将选通管的源极区和漏极区中的至少一个的衬底和沟道注入条件修改为与低压器件的衬底和沟道注入条件相同，从而提高了源漏之间的抗击穿能力，使得选通管的沟道长度能够相对现有技术来说进一步缩小，也即通过改变选通管的衬底及沟道注入条件实现沟道长度进一步缩小，进而进一步缩小了OTP存储单元的尺寸，也即能够进一步缩小OTP存储器的尺寸。下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术提供一种OTP器件结构，包括：衬底本文档来自技高网...

【技术保护点】
1.一种OTP器件结构，其特征在于，包括：/n衬底；/n形成在所述衬底上的选通管和反熔丝，所述选通管和所述反熔丝结构均为MOS管结构；/n其中，至少所述选通管的源极区或漏极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。/n

【技术特征摘要】
1.一种OTP器件结构，其特征在于，包括：
衬底；
形成在所述衬底上的选通管和反熔丝，所述选通管和所述反熔丝结构均为MOS管结构；
其中，至少所述选通管的源极区或漏极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底。


2.根据权利要求1所述的OTP器件结构，其特征在于，所述选通管的源极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；
所述选通管的漏极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。


3.根据权利要求1所述的OTP器件结构，其特征在于，所述选通管的源极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；
所述选通管的漏极区对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。


4.根据权利要求1所述的OTP器件结构，其特征在于，所述选通管的源极区和漏极区所对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；
所述反熔丝的源极区和漏极区所对应的沟道的注入条件为高压轻掺杂漏注入条件，且对应的衬底为高压掺杂衬底。


5.根据权利要求1所述的OTP器件结构，其特征在于，所述选通管的漏极区对应的沟道的注入条件为低压轻掺杂漏注入条件，且对应的衬底为低压掺杂衬底；
所述选通管的源极区、所述反熔丝的源极区和漏极区所对应的沟道的注入条件为高压轻掺杂漏注入条件，...

【专利技术属性】
技术研发人员：王志刚，贾宬，李弦，
申请(专利权)人：珠海创飞芯科技有限公司，
类型：发明
国别省市：广东;44