一种低损耗和漏电的沟槽MOS功率器件制造技术

本实用新型专利技术涉及一种低损耗和漏电的沟槽MOS功率器件，包括多个沟槽MOS器件单胞重复排列并联构成；每个单胞结构包括：衬底；设置于衬底表面的外延层；设置于外延层内的沟槽；在沟槽的底部且位于外延层内的部分形成N型杂质的一次注入掺杂；设置于沟槽侧壁的栅沟槽氧化层；在栅沟槽氧化层内部填充有栅极多晶硅层；在栅沟槽氧化层周边形成有P型轻掺杂的阱层；设置于阱层上部且位于栅沟槽氧化层周边的N型重掺杂的源极区；设置于外延层表面的层间介质层；穿透层间介质层连接源极区的源极接触孔。本实用新型专利技术在保持同样击穿电压的情况下，既降低了栅源漏电流，又降低了15％的导通损耗，大大提高了产品的竞争力。

【技术实现步骤摘要】
一种低损耗和漏电的沟槽MOS功率器件
本技术涉及半导体器件领域，具体涉及一种低损耗和漏电的沟槽MOS功率器件。
技术介绍
由于功率半导体器件的发展，许多电子设备的体积变得越来越小而效率却相应提高。而作为功率半导体器件主体之一的沟槽MOS器件(沟槽式金属氧化物半导体场效应管)，是在平面VDMOS的基础上发展起来的一种新型的垂直结构器件，虽然两者均属于高元胞密度器件，但是相比之下沟槽MOS器件优势更为明显：如更低的导通电阻、开关损耗及更快的开关速度。近年来，沟槽MOS器件已被广泛应用于锂电保护，电机驱动和交流/直流电源的同步整流等领域。对于沟槽MOS器件来讲，有几个关键的参数：击穿电压、栅源漏电和导通电阻。击穿电压体现了器件的阻断能力，栅源漏电体现了栅极的漏电流，而导通损耗则体现了器件的导通能力。理想情况下，一般的，总是希望在同样的击穿电压，较小导通损耗以及同样的栅源电压下，得到较小栅源漏电的沟槽MOS器件。同时导通损耗的优化，也意味着能源的节约，所以这些都是领域内研究的重点。
技术实现思路
针对现有技术的不足，本技术公开了本文档来自技高网...

【技术保护点】
1.一种低损耗和漏电的沟槽MOS功率器件，其特征在于，包括多个沟槽MOS器件单胞重复排列并联构成；每个单胞结构包括：/n衬底(101)；/n设置于所述衬底(101)表面的外延层(102)；/n设置于所述外延层(102)内的沟槽(103)；在沟槽(103)的底部且位于外延层(102)内的部分形成N型杂质的一次注入掺杂(105)；/n设置于所述沟槽(103)侧壁的栅沟槽氧化层(106)；在所述栅沟槽氧化层(106)内部填充有栅极多晶硅层(107)；在栅沟槽氧化层(106)周边形成有P型轻掺杂的阱层(108)；/n设置于所述阱层(108)上部且位于所述栅沟槽氧化层(106)周边的N型重掺杂的源极区(...

【技术特征摘要】
1.一种低损耗和漏电的沟槽MOS功率器件，其特征在于，包括多个沟槽MOS器件单胞重复排列并联构成；每个单胞结构包括：
衬底(101)；
设置于所述衬底(101)表面的外延层(102)；
设置于所述外延层(102)内的沟槽(103)；在沟槽(103)的底部且位于外延层(102)内的部分形成N型杂质的一次注入掺杂(105)；
设置于所述沟槽(103)侧壁的栅沟槽氧化层(106)；在所述栅沟槽氧化层(106)内部填充有栅极多晶硅层(107)；在栅沟槽氧化层(106)周边形成有P型轻掺杂的阱层(108)；
设置于所述阱层(108)上部且位于所述栅沟槽氧化层(106)周边的N型重掺杂的源极区(109)；
设置于所述外延层(102)表面的层间介质层(110)；
穿透所述...

【专利技术属性】
技术研发人员：杨超，
申请(专利权)人：无锡惠芯半导体有限公司，
类型：新型
国别省市：江苏;32