【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法关联申请的相互参照本申请基于2019年1月16日提出的日本专利申请第2019－5485号，这里通过参照而引用其记载内容。
本专利技术涉及具备具有沟槽栅构造的沟槽型半导体开关元件的半导体装置及其制造方法。
技术介绍
以往，已知具有沟槽型的MOSFET的半导体装置。在该半导体装置中，在形成于n+型基板之上的n－型漂移层的表层部形成有多条以一个方向为长度方向的沟槽栅构造，在多条沟槽栅构造之间形成有p型体(body)层及n型源极区域。n型源极区域为沿着沟槽栅构造的长度方向排列有多个的结构。并且，在各n型源极区域的中央位置形成有n型接触区域，在位于各n型源极区域之间的p型体区域的中央位置形成有p型接触区域。这里，p型接触区域及n型接触区域的构造采用了两种。一种是p型体区域及n型源极区域的表面被做成平面形状、在该平面上形成p型接触区域及n型接触区域的构造(以下称作第1构造)。此外，另一种是在p型体区域及n型源极区域的表面形成接触沟槽、在该接触沟槽内部形成p型接触区域及n型接触区域的构造(以下...
【技术保护点】
1.一种半导体装置，具备具有沟槽栅构造的沟槽型的半导体开关元件，其特征在于，/n上述半导体开关元件具有：/n第1导电型的漂移层(2)；/n第2导电型的体区域(3)，形成在上述漂移层上；/n第1导电型的第1杂质区域(4)，形成在上述体区域内的该体区域的表层部，杂质浓度比上述漂移层高；/n多个沟槽栅构造，在以一个方向为长度方向并从上述第1杂质区域将上述体区域贯通而达到上述漂移层的多个沟槽(5)内分别隔着绝缘膜(6)形成有栅极电极层(8)；/n第1或第2导电型的高浓度层(1)，隔着上述漂移层而形成在上述体区域的相反侧，杂质浓度比上述漂移层高；/n上部电极(10)，与上述第1杂质区...
【技术特征摘要】 【专利技术属性】
【国外来华专利技术】20190116 JP 2019-0054851.一种半导体装置，具备具有沟槽栅构造的沟槽型的半导体开关元件，其特征在于，
上述半导体开关元件具有：
第1导电型的漂移层(2)；
第2导电型的体区域(3)，形成在上述漂移层上；
第1导电型的第1杂质区域(4)，形成在上述体区域内的该体区域的表层部，杂质浓度比上述漂移层高；
多个沟槽栅构造，在以一个方向为长度方向并从上述第1杂质区域将上述体区域贯通而达到上述漂移层的多个沟槽(5)内分别隔着绝缘膜(6)形成有栅极电极层(8)；
第1或第2导电型的高浓度层(1)，隔着上述漂移层而形成在上述体区域的相反侧，杂质浓度比上述漂移层高；
上部电极(10)，与上述第1杂质区域及上述体区域电连接；以及
下部电极(12)，与上述高浓度层电连接；
上述体区域形成在上述多个沟槽栅构造之间，并且上述第1杂质区域形成在上述体区域的一部分的表面部；
上述体区域具有第2导电型接触区域(3a)，该第2导电型接触区域(3a)与该体区域相比第2导电型杂质浓度高并且与上述上部电极接触；
上述第1杂质区域具有第1导电型接触区域(4a)，该第1导电型接触区域(4a)与该第1杂质区域相比第1导电型杂质浓度高并且与上述上部电极接触；
在上述体区域中的没有形成上述第1杂质区域的部分，没有形成上述第1导电型接触区域且形成有上述第2导电型接触区域；
在上述第1杂质区域形成有接触沟槽(4b)，在该接触沟槽内形成有上述第1导电型接触区域。
2.如权利要求1所述的半导体装置，其特征在于，
上述体区域的表面在没有形成上述第1杂质区域的部分为平面形状，在该平面形状的平面中，没有形成上述第1导电型接触区域且形成有上述第2导电型接触区域。
3.如权利要求2所述的半导体装置，其特征在于，
上述体区域在上述多个沟槽栅构造之间沿着该沟槽栅构造的长度方向形成，并且上述第1杂质区域在上述一个方向上分离地排列有多个；
在多个上述第1杂质区域之间，上述体区域的表面为平面形状，在该平面形状的平面中形成有上述第2导电型接触区域。
4.如权利要求3所述的半导体装置，其特征在于，
上述第2导电型接触区域配置在多个上述第1杂质区域之间配置的上述体区域中的上述多个沟槽栅构造的排列方向的中央位置；
技术研发人员：合田健太，小田洋平，野中裕介，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。