三维存储器及制造三维存储器的方法技术

本发明专利技术提供了包括外围电路芯片的三维存储器。外围电路芯片包括：第一衬底；第一电路元件层，设置在第一衬底上，并且包括第一器件层和第一连接层，第一连接层用于第一器件层的信号传输；第二衬底，设置在第一电路元件层上；以及第二电路元件层，设置在第二衬底上，并且包括第二器件层和第二连接层，第二连接层用于第二器件层的信号传输。由于外围电路芯片中的器件可以设置在不同的衬底上，可以有效地减小外围电路芯片的面积，有利于三维存储器存储密度的增加。

【技术实现步骤摘要】
三维存储器及制造三维存储器的方法
本专利技术涉及半导体器件及其制造方法，尤其是包括储器阵列芯片和外围电路芯片的三维存储器及其制造方法。
技术介绍
随着三维存储器集成程度越来越高，三维存储器已经从32层发展到64层甚至更高的层数，随着层数的增加，存储阵列的复杂度增加，这导致所对应的外围电路的设计复杂度增加。一般而言，存储密度的增加将导致在有限面积内设计外围电路的工艺难度增大而使得外围电路的面积增大。
技术实现思路
本专利技术提供包括外围电路芯片的三维存储器及其制造方法，其可至少部分第解决现有技术中存在的上述问题。根据本专利技术的一方面，提供了包括外围电路芯片的三维存储器，其中，外围电路芯片包括：第一衬底；第一电路元件层，设置在第一衬底上，并且包括第一器件层和第一连接层，第一连接层用于第一器件层的信号传输；第二衬底，设置在第一电路元件层上；以及第二电路元件层，设置在第二衬底上，并且包括第二器件层和第二连接层，第二连接层用于第二器件层的信号传输。在实施方式中，第一器件层可包括多个第一晶体管，第二器件层包括多个第二晶本文档来自技高网...

【技术保护点】
1.一种三维存储器，包括外围电路芯片，其特征在于，所述外围电路芯片包括：/n第一衬底；/n第一电路元件层，设置在所述第一衬底上，并且包括第一器件层和第一连接层，所述第一连接层用于所述第一器件层的信号传输；/n第二衬底，设置在所述第一电路元件层上；以及/n第二电路元件层，设置在所述第二衬底上，并且包括第二器件层和第二连接层，所述第二连接层用于所述第二器件层的信号传输。/n

【技术特征摘要】
1.一种三维存储器，包括外围电路芯片，其特征在于，所述外围电路芯片包括：
第一衬底；
第一电路元件层，设置在所述第一衬底上，并且包括第一器件层和第一连接层，所述第一连接层用于所述第一器件层的信号传输；
第二衬底，设置在所述第一电路元件层上；以及
第二电路元件层，设置在所述第二衬底上，并且包括第二器件层和第二连接层，所述第二连接层用于所述第二器件层的信号传输。


2.根据权利要求1所述的三维存储器，
其中，所述第一器件层包括多个第一晶体管，所述第二器件层包括多个第二晶体管，以及
其中，至少一个所述第一晶体管的工作电压大于至少一个所述第二晶体管的工作电压。


3.根据权利要求2所述的三维存储器，其中，至少一个所述第一晶体管的尺寸大于至少一个所述第二晶体管的尺寸。


4.根据权利要求1所述的三维存储器，
其中，所述第一连接层和所述第二连接层中的每个包括导电材料，以及
其中，所述第一连接层的导电材料的熔点大于或等于所述第二连接层的导电材料的熔点。


5.根据权利要求4所述的三维存储器，其中，所述第一连接层的导电材料为WSi或TiSi，并且所述第二连接层的导电材料为TiSi或CoSi。


6.根据权利要求1-5中任意一项所述的三维存储器，其中，所述外围电路芯片还包括：
第三衬底，设置在所述第二电路元件层上；以及
第三电路元件层，设置在所述第三衬底上，并且包括第三器件层和第三连接层，所述第三连接层用于所述第三器件层的信号传输。


7.根据权利要求6所述的三维存储器，其中，所述外围电路芯片还包括第一互连层、第二互连层和第三互连层中的至少之一，
其中：
所述第一互连层将所述第一连接层与所述第二连接层电连接，以用于所述第一器件层和所述第二器件层之间的信号传输，
所述第二互连层将所述第三连接层与所述第一连接层和所述第二连接层中的一个连接层电连接，以用于所述第三连接层和所述一个连接层之间的信号传输；以及
所述第三互连层将所述第三连接层与所述第一连接层和所述第二连接层中的另一个连接层电连接，以用于所述第三连接层与所述另一个连接层之间的信号传输。


8.根据权利要求7所述的三维存储器，其中，所述第一互连层、所述第二互连层和所述第三互连层中的至少之一包括W。


9.根据权利要求6所述的三维存储器，
其中，所述第一器件层包括多个第一晶体管，所述第二器件层包括多个第二晶体管，所述第三器件层包括多个第三晶体管，以及
其中，至少一个所述第一晶体管的工作电压大于至少一个所述第二晶体管的工作电压，并且至少一个所述第二晶体管的工作电压大于至少一个所述第三晶体管的工作电压。


10.根据权利要求9所述的三维存储器，其中，至少一个所述第一晶体管的尺寸大于至少一个所述第二晶体管的尺寸，并且至少一个所述第二晶体管的尺寸大于至少一个所述第三晶体管的尺寸。


11.根据权利要求10所述的三维存储器，其中，所述第一晶体管、所述第二晶体管和所述第三晶体管中的至少一个为金属氧化物半导体场效应晶体管。


12.根据权利要求6所述的三维存储器，
其中，所述第一连接层、所述第二连接层和所述第三连接层中的每个包括导电材料，
其中，所述第一连接层的导电材料的熔点大于或等于所述第二连接层的导电材料的熔点，并且所述第二连接层的导电材料的熔点大于或等于所述第三连接层的导电材料的熔点。


13.根据权利要求12所述的三维存储器，其中，所述第一连接层的导电材料为WSi或TiSi，所述第二连接层的导电材料为TiSi或CoSi，并且所述第三连接层的导电材料为NiSi。


14.根据权利要求13所述的三维存储器，
其中，所述第一连接层还包括第一电介质层，所述第一电介质层用于电隔离所述第一连接层的导电材料，
其中，所述第二连接层还包括第...

【专利技术属性】
技术研发人员：刘小欣，夏志良，刘威，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42