智能卡的存储器结构及其控制方法技术

本发明专利技术涉及一种智能卡的存储器结构及其控制方法，本发明专利技术的结构包括存储器管理单元（１），线性物理地址空间（２）；所述的线性物理地址空间包括程序存储器（２１）和外部数据存储器（２２）以及非易失性存储器（２３）；将程序存储器（２１）中的程序计数器和外部数据存储器（２２）中的数据指针表示逻辑地址，设置八组映射关系，通过存储器管理单元（１）的控制来映射线性物理地址空间（２），每一组映射都可以在线性物理地址空间（２）寻址；本发明专利技术的有益效果是：由于做到了映射关系在物理上彼此不重叠，可以将各种应用程序的代码和数据完全的隔离开来，大大增加了智能卡应用的灵活性。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种智能卡的设计，尤其涉及一种。
技术介绍
现今，智能卡得到了非常广泛的使用，如交通、酒店、金融及社保。正因为有着如此广泛的应用，所以智能卡需要经常更新或增加下载的程序以及经常进行大量的数据传输、加密和存储。同时要求智能卡的能耗低，对CPU的运算速度要求不高。因此，大部分的智能卡的CPU及存储器结构都是在标准的8051单片机的基础上改进得到的。标准的8051单片机有五个独立的存储空间64K字节程序存储器空间(0~0FFFFH)；256个字节内部RAM空间(0~0FFH)；128个字节内部特殊功能寄存器空间(80H~0FFH)；位寻址空间(0~0FFH)；64K字节外部数据存储器空间(0~0FFFFH)。程序存储器空间为64K字节，其地址指针为十六位的程序计数器PC。外部数据存储器空间为64K字节，其地址指针为十六位的数据指针DPTR。但是面对日益复杂的应用，数据存储量增加，智能卡处理速度需要增加。需要扩展的数据或代码存储空间包括程序存储器和外部数据存储器，同时指令的执行速度要加快。标准8051的内核显然不能胜任。而存储空间的增加显然不能通过增加程序计数器(PC)和数据指针(DPTR)的位数达到。因为这样的做法不够灵活，甚至无法达到某些应用的要求。比如多个应用程序在程序存储器中共存时，要求彼此在代码和数据上完全隔离，依靠上述办法就无法解决。
技术实现思路
本专利技术需要解决的技术问题是提供了一种，旨在解决目前在多个应用程序在程序存储器中共存时，不能将彼此的代码和数据上完全隔离的缺陷。为了解决上述技术问题，本专利技术是通过以下技术方案实现的本专利技术的存储器结构包括存储器管理单元(MMU)，线性物理地址空间；所述的线性物理地址空间包括程序存储器(ROM)和外部数据存储器(XRAM)以及非易失性存储器(NVM)；将程序存储器中的程序计数器和外部数据存储器中的数据指针表示逻辑地址，设置八组映射关系，通过存储器管理单元的控制来映射线性物理地址空间，每一组映射都可以在线性物理地址空间寻址；本专利技术的存储器结构控制方法是通过以下步骤实现的将线性物理地址空间分为程序存储器，外部数据存储器以及非易失性存储器；将程序存储器中的程序计数器和外部数据存储器中的数据指针表示逻辑地址，设置八组映射关系；通过存储器管理单元的控制来映射线性物理地址空间，每一组映射都可以在线性物理地址空间寻址。与现有技术相比，本专利技术的有益效果是由于做到了映射关系在物理上彼此不重叠，可以将各种应用程序的代码和数据完全的隔离开来，大大增加了智能卡应用的灵活性。附图说明图1是本专利技术的结构示意图；图2是系统模式0-3组映射示意图；图3是应用模式4-7组映射示意图；图4是逻辑段指针结构示意图；图5是线性物理地址空间寻址示意图；图6是逻辑地址向线性物理地址空间的映射；图7是逻辑段指针寻址示意图；具体实施方式下面结合附图与具体实施方式对本专利技术作进一步详细描述由图1、2、3、4、5、6可见本专利技术的存储器结构包括存储器管理单元1，线性物理地址空间2；所述的线性物理地址空间包括程序存储器21和外部数据存储器22以及非易失性存储器23；将程序存储器21中的程序计数器和外部数据存储器22中的数据指针表示逻辑地址，设置八组映射关系，通过存储器管理单元1的控制来映射线性物理地址空间2，每一组映射都可以在线性物理地址空间2寻址；所述的线性物理地址空间2是1M字节，程序存储器21的起始地址为00000H，结束地址为3FFFFH；外部数据存储器22的起始地址为40000H，结束地址为7FFFFH；非易失性存储器23的起始地址为80000H，结束地址为FFFFFH；所述的逻辑地址是将原先的代码和数据寻址空间的地址作为逻辑地址，分别被划分成两个逻辑段，分别是逻辑程序存储器地址空间和逻辑外部数据存储器地址空间，每一个逻辑段的最大为32K字节，寻址的范围都是64K字节；所述的八组映射关系是0-7组； 所述的第0组映射是逻辑程序存储器地址空间的低32K字节范围；所述的第1组映射是高32K字节范围；所述的第2组映射是逻辑外部数据存储器地址空间的低32K字节范围；所述的第3组映射是高32K字节范围；所述的第4组映射是逻辑程序存储器地址空间的低32K字节范围；所述的第5组映射是高32K字节范围；所述的第6组映射是逻辑外部数据存储器地址空间的低32K字节范围；所述的第7组映射是高32K字节范围；将0-3组映射关系归于系统模式，4-7组映射关系归于应用模式；所述的逻辑段指针(映射关系)包括三个字节，第一个字节是逻辑段的长度，第二、三个字节是逻辑段在线性物理地址空间2中的基址的高四位和低八位；所述的线性物理地址空间2是逻辑地址相对于逻辑段起始位置的偏移量加上基址；所述的通过存储器管理单元1的控制来映射线性物理地址空间2是通过存储器管理单元1来设置除第0组之外另外的7组、决定当前应使用的映射关系以及控制智能卡内核的当前模式是系统模式或者是应用模式；所述的非易失性存储器23可以是EEPROM。本专利技术的控制方法通过以下步骤实现的将线性物理地址空间分为程序存储器，外部数据存储器以及非易失性存储器；将程序存储器中的程序计数器和外部数据存储器中的数据指针表示逻辑地址，设置八组映射关系；通过存储器管理单元的控制来映射线性物理地址空间，每一组映射都可以在线性物理地址空间寻址。所述第一步中所述的线性物理地址空间是1M字节，程序存储器的起始地址为00000H，结束地址为3FFFFH；外部数据存储器的起始地址为40000H，结束地址为7FFFFH；EEPROM的起始地址为80000H，结束地址为FFFFFH；所述的第二步中逻辑地址是将原先的代码和数据寻址空间的地址作为逻辑地址，分别被划分成两个逻辑段，分别是逻辑程序存储器地址空间和逻辑外部数据存储器地址空间，每一个逻辑段的最大为32K字节，寻址的范围都是64K字节；所述的八组映射关系是0-7组；所述的第0组映射是逻辑程序存储器地址空间的低32K字节范围； 所述的第1组映射是高32K字节范围；所述的第2组映射是逻辑外部数据存储器地址空间的低32K字节范围；所述的第3组映射是高32K字节范围；所述的第4组映射是逻辑程序存储器地址空间的低32K字节范围；所述的第5组映射是高32K字节范围；所述的第6组映射是逻辑外部数据存储器地址空间的低32K字节范围；所述的第7组映射是高32K字节范围；将0-3组映射关系归于系统模式，4-7组映射关系归于应用模式；所述的逻辑段指针(映射关系)包括三个字节，第一个字节是逻辑段的长度，第二、三个字节是逻辑段在线性物理地址空间中的基址的高四位和低八位；所述的线性物理地址空间是逻辑地址相对于逻辑段起始位置的偏移量加上基址；所述的第三步中是通过存储器管理单元来设置除第0组之外另外的7组、决定当前应使用的映射关系以及控制智能卡内核的当前模式是系统模式或者是应用模式下面对本专利技术的原理作如下描述本专利技术提出了一种存储器映射的概念，即程序计数器和数据指针表示逻辑地址，通过存储器管理单元来映射一个1M字节的线性物理地址空间。线性物理地址空间包含了程序存储器和外部数据存储器以及永久保存数据或者代码的非易失性存储器(NVM，本专利技术中使用的是EEPROM)。为了增本文档来自技高网...

【技术保护点】
一种智能卡的存储器结构，其特征在于：包括存储器管理单元（１），线性物理地址空间（２）；所述的线性物理地址空间包括程序存储器（２１）和外部数据存储器（２２）以及非易失性存储器（２３）；将程序存储器（２１）中的程序计数器和外部数据存储器（２２）中的数据指针表示逻辑地址，设置八组映射关系，通过存储器管理单元（１）的控制来映射线性物理地址空间（２），每一组映射都可以在线性物理地址空间（２）寻址。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：郭俊，周江，印义言，
申请(专利权)人：上海华园微电子技术有限公司，
类型：发明
国别省市：31[中国|上海]