采用集成的超高速缓存和存储器控制器的系统和方法技术方案

一种存储器系统，其内在Ｌ２超高速级冲存储器（以下简称Ｌ２）和主存储器中的数据检索被同时启动，使得在处理器在Ｌ２中找不到数据事件（丢失）中能将与判优，存储器ＤＲＡＭ地址转换等有关的存储器等待时间降至最少。Ｌ２和存储器存取控制置于同一部件（ＳＣＵ）。Ｌ２和存储器有进入ＣＰＵ的专用端口，使数据能直接转送。这免除了由将数据存入中间装置（如超高速缓存或存储器控制器）所引起的辅助操作。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般地涉及数据处理系统，其中处理器启动对一个2级(L2)超高速缓冲存储器(以下简称“超速缓存”)和主存储器的并行存取。更确切地说，若在L2超速缓存中找到指令或数据则开始并行存取，在存储器被存取以前中断存储器存取。另外，对于处理器的装入操作发现了一种新颖的非分级的存储器方案设计，其中给处理器设置了两个独特的数据端口。许多现代计算机总体结构采用对存储单元的分等级，以快速存取数据和指令。一般一个1级(L1)超速缓存被集成在中央处理单元(CPU)内并提供一个能与CPU同时运行的小的(8千字节至256千字节)快速存取存储器。一个2级超速缓存提供一个能存储较多的较大超速缓存并位于L1超速缓存和3级(L3)主存储器(在CPU外部)。L2超速缓存通常以与CPU时钟相同的速度运行并由静态随机存取存储器(SRAM)构成。主存储器落后于CPU时钟速度若干周，这里因为采用了较慢的动态随机存取存储器(DRAM)，地址转换，判优等等。传统三级存储器分级系统有一个用于L2超速缓存的超速缓存控制部件和一个用于主存储器的独立存储器控制部件。当CPU需要的数据或指令不在超速缓存中时，即超速缓存发生遗漏差本文档来自技高网...

【技术保护点】
包括处理部件、外部超高速缓冲存储器和存储器的计算机系统，包括：用于确定所述处理部件所需信息是否存在所述外部超高速缓冲存储器或所述存储器中的判定装置；和用于将所述信息从所述外部超高速缓冲存储器或所述存储器直接供到所述处理部件的供给装置 。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：DJ希皮，DB舒勒，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]