半导体器件，具有该器件的电路，和相关计算装置，信号转换器和利用该电路的信号处理＊制造方法及图纸

一种半导体器件，其中电容器装置的一端通过能选择一个输入信号的正或者负逻辑的第一开关装置被连接到多输入端，上述的电容器装置的其它的端通过第二开关装置被公共地连接到差分输入／输出型读出放大器的第一差分输入装置，上述的电容器装置的公共连接部分通过第三开关装置被连接到上述的差分输入／输出型读出放大器的第二差分输入装置，所述的第二差分输入装置具有一个与第一差分输入装置相反的极性。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一个半导体器件，一个具有该器件的电路，和一个相关计算装置，一个信号转换器，和一个利用所述电路的信号处理系统，更具体地说，涉及一个允许并行信号处理半导体器件，一个具有该器件的电路，和一个相关计算装置，一个包括一个A/D(模拟一数字)转换器或一个D/A(数字-模拟)转换器的信号转换器，和一个利用所述电路的信号处理系统。近年来，随着在信号处理速度方面的增加，实现低成本的可以以高速处理大量数据的算术运算装置是很重要的。在这些装置中，用于动态的图象的检测的相关装置，高精密的模拟—数字和数字—模拟转换器，等这种需求更加强烈。由于象扩展频谱(SS)通信这样的技术需要高速的，在Ghz的级别上的多输入信号处理，除进一步在处理速度和精密方面的增加以外，需要并行处理大量的数据的要求更为强烈。常规上，当这样的功能用一个半导体集成电路被实现时，并行的算术运算用多个半导体芯片被达到，以便达到高速度算术运算处理。但是，由于多个半导体芯片的运用引起电路面积方面的增加，已经利用最新的微图形规则实现了单片电路。尽管有这样的尝试，由于常规的电路结构基本上具有一个大路规模，在一个芯片上的电路的集成存在困难。如大家所熟知，当要处理的信号的比特数增加时，这样的芯片的电路规模切急剧地增加。例如，电路规模的增加与被处理的比特数的平方成正比。因此，当比特数增加时，装置的制造的费用增加，装置的电路规模在实际当中不能实现。例如，一个已经建议作为一个压缩/解压缩动态的图象的标准的MPEGZ方法的运动检测芯片，还没有能够被集成在一个单个芯片上。本专利技术是考虑上述情况作出的，其目的是提供一个可并行处理的半导体器件，可以处理数据，特别是可以以高精度和高速度，处理大量的数据。本专利技术的另一个目的是提供一个低成本半导体器件，能执行高速的算术运算。本专利技术的另一个目的是提供一个半导体器件，当需要算术运算处理的比特数增加时，能防止电路规模极端地增加。本专利技术的另一个目的是提供一个半导体器件，能以低能耗进行算术运算处理。本专利技术的另一个目的是提供一个半导体器件，电容器装置的一端通过第一开关被连接到多输入端，通过该开关能选择一个输入信号的正或负的逻辑，电容器装置的另一端通过第二开关被共同地连接到差分输入/输出型读出放大器的第一差分输入单元，电容器的公共连接的部分通过第三开关被连接到差分输入/输出型读出放大器的第二差分输入单元，第二差分输入单元具有一个与第一差分输入单元相反的极性。本专利技术的另一个目的是提供一个具有半导体器件的电路，例如一个相关计算装置，一个包括A/D和D/A转换器的信号转换器，和一个信号处理系统。附图说明图1，5，和6为示意电路图，用于说明根据本专利技术的电路结构的例子；图2是一个示意定时图，说明图1中所示的电路的驱动定时的例子；图1，图3是一个示意电路图，说明了一个差分输入/输出型传感器放大器的例子，图4是一个示意定时图，说明一个差分输入/输出型传感器放大器的操作的一个例子；图7是一个示意定时图，用来说明当图6所示的锁存型读出放大器导通时的操作的例子；图8是一个示意电路图，用来说明本专利技术所适用的一个相关算术运算电路，图9是一个示意电路图，用来说明本专利技术所适用的一个A/D转换器，图10是一个示意方框图，用于说明本专利技术所适用的一个运动检测电路，图11A是一个示意方框图，用来说明本专利技术所适用的一个用来执行图象处理的电路，图11B是一个示意电路图，用于说明用于图11A中的光传感器的一个象素的电路结构的例子，图11C是一个用于说明图象处理的算术运算内容的一个例子的示意图。按照本专利技术，通过利用在具有不同的极性的信号之间的电势差并输入到一个差分输入/输出型读出放大器，高精度的处理即可实现。更具体地说，根据本专利技术，能选择一个输入信号的正/负的逻辑的第一开关装置被设置在多输入端，电容器装置通过第一开关装置被连接，每个电容器装置的一端通过第二开关装置被公共地连接到差分输入/输出型读出放大器的第一差分输入装置，而该公共连接的部分通过第三开关装置被连接到差分输入/输出型读出放大器的第二差分输入装置。第二差分输入装置具有一个通过反向第一差分输入装置的极性获得的极性，由此，实现一个半导体器件，它可以输出一个具有一个根据输入电势差的极性的逻辑幅差输出，而取得上述的目的。在该半导体器件中，正和负的逻辑信号变化分量(具有同样的绝对值极性相反)，它出现在多输入电容器装置的通过电容器装置的公共连接部分，并通过第二和第三开关装置被写入差分输入/输出型读出放大器的第一和第二差分输入端，接通差分输入/输出型读出放大器，由此达到高精度，高速的并行的算术运算处理，并减少电路规模和电力消耗。由于高灵敏度被获得，并行输入信号数目可被增加(例如，达到50到几百个输入)，每个循环的并行处理级的数目被增加，可以得到作为一个整体的高速的系统。一个半导体电路具有多个上述的半导体器件，并输入多个半导体器件的第一半导体器件的输出和/或反相的输出到第二半导体器件，例如，主电路被从属连接，因而，利用一个简单结构，实现了各种函数的算术运算。而且，在利用半导体器件的半导体电路中，当对应于多输入端的电容器装置的最小容量表示为C时，公共连接的电容器装置的总的容量为奇数倍，即，正好或者大体为电容C的奇数倍，多级的主电路被采用，因而得到一种集成电路，在上面以高密度集成了具有最小级数的简单结构的3-比特二进制电路。利用本专利技术的半导体器件，一个执行在多输入端的输入的相关的算术运算的相关计算装置，一个信号转换器，例如一个A/D转换器，用于输出一模拟信号到半导体器件并输出一个对应于模拟信号的数字信号和一个D/A转换器用于输入一个数字信号到半导体器件并输出一对应于数字信号的模拟信号，一个至少包括一个算术运算装置和信号转换器如A/D和D/A转换器之一的信号处理系统，和类似器件可被实现。按照本专利技术，能达到精确地信号发送，小的电路规模，和高速的处理，广泛的应用的一个装置，一个转换器，或者一个信号处理系统可被实现。而且，这个系统可包括图象输入器件用于输入图象信号，和一个存储器器件用于存储信息，因而进一步加宽系统的应用范围。图1是一个根据本专利技术的第一实施例的示意电路图。参见图1，一个差分输入/输出型读出放大器1有一个第一输入端10(+输入端)和一个第二输入端11(-输入端)。当然，第一输入端10可以用作-输入端，而第二输入端11也可以用作+输入端。放大器1具有反相输出端26，和一个非反相输出端27。当差分输入/输出型读出放大器1包括一个RS触发型锁存差分读出放大器时，由于输入和输出端被公共使用，第一输入端10和非反相输出端27被公共连接，第二输入端11和反相输出端26被公共连接。这个放大器的操作将在后面参照图5描述。差分输入/输出型读出放大器1通过一个控制信号19S-ON被通/断控制。另一方面，在输入级，n个并行的多输入信号31，32…，33将称为输入信号Q1-Qn。n个输入信号被分别输入到复位开关输入块28。各复位开关输入块28的操作将拿输入信号Q1为例在下面叙述。输入信号Q1通过变换器30被逻辑地反相，该反相信号通过第一信号复位开关24被输入到一个电容器C1 20，由此，当第一信号复位开关24被接通时，逻辑地复位电容器C1 20输入端本文档来自技高网...

【技术保护点】
一种半导体器件，其中电容器装置的一端通过能选择一个输入信号的正或者负逻辑的第一开关装置被连接到多输入端，上述的电容器装置的其它的端通过第二开关装置被公共地连接到差分输入／输出型读出放大器的第一差分输入装置，上述的电容器装置的公共连接部分通过第三开关装置被连接到上述的差分输入／输出型读出放大器的第二差分输入装置，所述的第二差分输入装置具有一个与第一差分输入装置相反的极性。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小川胜久，宫胁守，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]