减少在两个相互异步总线之间数据的同步传送中的累积时间延迟制造技术

相互异步工作的第一和第二总线之间的接口电路，这里所说的第一总线以与第一总线时钟同步的方式把数据提供给所说的接口电路，而这里所说的第二总线以与第二总线时钟同步的方式接收来自所说的接口电路的数据，所说的装置包括： 一个输入／输出缓冲器，包括至少第一和第二缓冲单元，其中以与第一总线时钟同步的方式存储有来自所说的第一总线的数据； 分别与所说的第一和第二缓冲单元有关的至少第一和第二数据有效指示器，当数据被存储在所说的第一缓冲单元时，所说的数据有效指示器与所说的第一总线时钟同步地被置位，当数据被存储在所说的第二缓冲单元时，所说的第二数据有效指示器与所说的第一总线时钟同步地被置位； 一个数据有效指示器选择器，其选择所说的第一和第二数据有效指示器中的一个作为输出数据有效指示器； 一个与所说的第二总线时钟同步工作的总线状态机器，其把数据从所说的输入／输出缓冲器传送到所说的第二总线，所说的总线状态机器选择所说的第一和第二缓冲单元中的一个作为传送到所说的第二总线的数据的源，所说的总线状态机器控制所说的数据有效指示器选择器以选择所说的第一和第二数据有效指示器中相应的一个作为所说的输出数据有效指示器，所说的总线状态机器监视所说的输出数据有效指示器以确定从所说的第一总线来的数据何时已被存储到所说的第一和第二缓冲单元中所说的一个内； 一个第一同步电路，其接收所说的第一数据有效指示器并把它与所说的第二总线时钟同步以提供第一被同步的数据有效指示器作为至所说的数据有效指示器选择器的输入端；以及 一个第二同步电路，其接收所说的第二数据有效指示器并把它与所说的第二总线时钟同步以提供第二被同步的数据有效指示器作为至所说的数据有效指示器选择器的输入端。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
专利技术的领域本专利技术总的来说涉及计算机系统，更具体来说涉及数字子系统，其控制数据从一个同步数据总线到另一个同步数据总线的传送，其中两个数据总线是相互异步的。有关技术的说明多数现代计算机有许多以不同数据速率工作的不同的数据总线。在有些系统中可能不同的数据速率与一个公共时钟有关，因而不同的数据总线相互同步工作。然而，在许多系统中，不同的数据总线相互异步工作。这就是说，总线由不同的时钟控制，其中不同的时钟之频率和相位不存在固定的关系。因此，在源总线上的数据可能相对于数据被传送到达的目标总线上的控制信号以随机变化。由于必须满足数字设备如寄存器或其他存储设备的最小建立和保持时间，数据在两个总线之间的传送必须同步。这通过同步电路来实现。例如，源总线可以产生一个数据选通信号来说明在源总线上的数据准备好被传送。数据选通信号通常不能用于直接控制目标总线。相反，通过将数据选通信号用控制目标总线的时钟信号定时，数据选通信号首先被寄存到一个与目标总线有关的控制电路内。被寄存的数据选通信号然后被用于控制目标总线上的数据存储设备(例如寄存器或锁存器)。通过将数据选通信号(或其它控制信号)与目标总线同步，可以确保源总线的数据相对于目标总线是稳定的，并且因而可以被传送。虽然数据选通信号的同步确保在两个相互异步的总线之间的数据传送不会发生数据丢失，但需要与同步有关的额外时间。具体地说，达到同步可能要花费目标总线的两个时钟周期那么多的时间。对于不定期的数据传送，同步的额外消耗时间可以很容易忍受；然而，当大量数据用多路传送(例如脉冲串传送)被传送时，累积的额外消耗时间可能会大大地降低计算机系统的总性能。因此，提出了减小两个相互异步的总线之间成组数据传送时间同步额外消耗时间的要求。专利技术概述本专利技术的一个方面是相互异步工作的第一总线和第二总线之间的一个接口电路。第一总线以与第一总线时钟同步的方式将数据提供给接口电路，第二总线以与第二总线时钟同步的方式接收来自接口电路的数据。该装置包括一输入/输出缓冲器，其包括至少第一和第二缓冲单元，来自第一总线的数据以与第一总线时钟同步的方式存储到第一和第二缓冲单元。至少第一和第二数据有效指示器分别与第一和第二缓冲单元有关。当数据被存储在第一缓冲单元时，第一数据有效指示器与第一总线时钟同步地被置位。当数据被存储在第二缓冲单元时，第二数据有效指示器与第一总线时钟同步地被置位。一个数据有效指示器选择器选择第一和第二数据有效指示器中的一个作为输出数据有效指示器。一个总线状态机器与第二总线时钟同步工作，把输入/输出缓冲器来的数据传送到第二总线。总线状态机器选择第一和第二缓冲单元中的一个作为被传送到第二总线的数据的源。总线状态机器控制数据有效指示器选择器，以选择第一和第二数据有效指示器中相应的一个作为输出数据有效指示器。总线状态机器监测输出数据有效指示器，以确定来自第一总线的数据何时已被存储到所选择的第一或第二缓冲单元。第一同步电路接收第一数据有效指示器并把它与第二总线时钟同步，以提供第一被同步的数据有效指示器作为至数据有效指示器选择器的一个输入端。第二同步电路接收第二数据有效指示器并把它与第二总线时钟同步，以提供第二被同步的数据有效指示器作为至数据有效指示器选择器的一个输入端。本专利技术的另一个方面是在相互异步工作的第一和第二总线之间传送数据的装置。该装置包括一个数据存储设备，其包括存储数据的许多存储单元。第一总线接口状态机器被连接到第一数据总线。第一总线接口状态机器将数据从第一数据总线传送到多个数据存储单元中所选择的一个单元。第二总线接口状态机器被连接到第二数据总线。第二总线接口状态机器将数据从多个数据存储单元中所选择的一个单元传送到第二数据总线。还包括一个数据存在缓冲器，其对多个存储单元中的每个单元有一相应的指示。指示器中的一个在响应将数据传送到多个数据存储单元中所选择的一个单元的第一总线状态机器时被置位，并在响应将数据从多个数据存储单元中所选择的一个单元传送到第二数据总线的第二总线状态机器时被清除。第二总线接口状态机器仅当所选择的指示器被置位时才传送来自多个数据存储单元中所选择的一个单元的数据。一组相应的延迟电路被连接在数据存在缓冲器和第二总线接口状态机器之间，以延迟该指示器因而第二总线接口状态机器在第一总线接口机器已把数据传送到所选择的数据存储单元之后至少经过一预定时间之后才能传送来自许多数据存储单元中的一个单元的数据。本专利技术的另一个方面是在第一数据总线和第二数据总线之间传送数据的装置。第一和第二数据总线相互异步地工作。该装置包括一个缓冲器，其包括存储数据的第一和第二数据存储单元。第一总线接口状态机器被连接到第一数据总线和缓冲器，以便按照第一总线时钟信号控制从第一数据总线传送到第一和第二数据存储单元中所选择的一个单元的数据的传送。第二总线接口状态机器被连接到第二数据总线和缓冲器，以便按照与第一总线时钟信号异步工作的第二总线时钟信号控制从缓冲器到第二数据总线的数据的传送。第一和第二标志缓冲器具有连接到第一和第二总线接口状态机器的相应的第一和第二标志输出。第一标志缓冲器的输出当数据被从第一数据总线传送到第一数据存储单元时被相对于第一总线时钟信号同步地置位，并当数据被从第一数据存储单元传送到第二数据总线时被与第二总线时钟信号同步地清除。第二标志缓冲器输出当数据被从第一数据总线传送到第二数据存储单元时被相对于第一总线时钟信号同步地置位，并当数据被从第二数据存储单元传送到第二数据总线时被相对于第二总线时钟信号同步地清除。第一同步器被连接在第二标志缓冲器和第二总线接口状态机器之间。第二同步器被连接在第二标志缓冲器和第二总线接口状态机器之间。第一同步器把第一标志输出同步到第二总线时钟信号因而第一标志输出在其改变后能被第二总线接口状态机器接收之前被延迟至少一个预定时间。第二同步器把第二标志输出同步到第二总线时钟信号因而第二标志输出在其改变后能被第二总线接口状态机器接收之前被延迟至少一个预定时间。附图简介本专利技术下面将结合所附带的附图来说明，其中包括附图说明图1示出两个异步总线之间的示例接口；图2示出在图1接口使用的一个数据有效标志缓冲器的优选实施例；图3示出图1的两个异步总线之间的示例接口，其中接口包括本专利技术的改进了的同步电路；图4示出图1的总线2接口状态机器的相应部分的示例状态图；图5示出图3的总线2接口状态机器的相应部分的示例状态图。优选实施例详述图1示出根据已知的系统在两个相互异步总线之间的一个示例接口100。如图1所示，该接口被连接到第一总线(BUS1)110。在这里所述的实施例中，第一总线110最好是PCI(外围部件互连)总线，其按照为用于基于微处理机的计算机，例如基于INTEL系列微处理机的计算机(如INTEL 80486，INTEL奔腾，INTEL P6等等)的PCI总线所建立的标准工作。第一总线110本质上是一32位数据总线，它具有传送第一总线110上的数据的许多数据线(如BUSI DATA112所示)、为第一总线110上所传送的数据提供源或目标地址的许多地址线、以及传递控制第一总线110上数据传送的控制信号的许多控制线(如CONTROL 114所示)。第一总线110也包括第一总线时钟线(BUS1本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：小·L·R·莫特，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：