【技术实现步骤摘要】
本技术涉及一种解决BLVDS总线直流平衡问题的装置,属于BLVDS总线
技术介绍
BLVDS(总线型低电压差分信号)总线具备250mV的低电压差分信号以及快速的过渡时间,其抗干扰特性与数据高速传输特点,使其在多点电缆以及背板有广泛的应用。然而以BLVDS总线进行数据的串行通信时,DC平衡问题也随之出现。目前,解决DC平衡问题的方法有曼彻斯特编码,以及8b-10b编码。曼彻斯特编码每个码元包含一个上升沿或者下降沿,这就对总线带宽要求高,效率低下。8B/10B编码需要较为复杂的编程,这就对程序处理增大了难度。
技术实现思路
目的:为了克服现有技术中存在的不足,本技术提供一种解决BLVDS总线直流平衡问题的装置。技术方案:为解决上述技术问题,本技术采用的技术方案为:一种解决BLVDS总线直流平衡问题的装置,包括:CPU芯片、FPGA芯片、BLVDS总线,所述FPGA芯片包括:串行数据收发模块、存储器、插码模块、BLVDS数据收发模块、减码模块;所述串行数据收发模块用于向CPU芯片、存储器收发数据,向插码模块发送CPU发送数据结束信号;所述存储器用于存储收发数据;所述插码模块用于向BLVDS总线发送的每八位数据中第3位之后插入一位数据,数据的值与第3位数据相反;第6位之后插入一位数据,数据的值与第6位相反;第8位之后插入一位数据,数据的值与第8位相反;所述BLVDS数据收发模块用于向BLVDS总线收发数据;所述减码模块用于从BLVDS总线接收的每十一位数据中,检测第 ...
【技术保护点】
一种解决BLVDS总线直流平衡问题的装置,包括:CPU芯片、FPGA芯片、BLVDS总线,其特征在于:所述FPGA芯片包括:串行数据收发模块、存储器、插码模块、BLVDS数据收发模块、减码模块;所述串行数据收发模块用于向CPU芯片、存储器收发数据,向插码模块发送CPU发送数据结束信号;所述存储器用于存储收发数据;所述插码模块用于向BLVDS总线发送的每八位数据中第3位之后插入一位数据,数据的值与第3位数据相反;第6位之后插入一位数据,数据的值与第6位相反;第8位之后插入一位数据,数据的值与第8位相反;所述BLVDS数据收发模块用于向BLVDS总线收发数据;所述减码模块用于从BLVDS总线接收的每十一位数据中,检测第3位与第4位,第7位与第8位,第10位和第11位,两两数据均相反,则除去第4位,第8位,第11位的数据;所述CPU芯片与串行数据收发模块一端相连接,串行数据收发模块另二端分别与存储器、插码模块相连接;存储器另一端与BLVDS数据收发模块相连接;插码模块、BLVDS数据收发模块、减码模块并联后与BLVDS总线相连接。
【技术特征摘要】
1.一种解决BLVDS总线直流平衡问题的装置,包括:CPU芯片、FPGA芯片、BLVDS总线,其特征在于:所述FPGA芯片包括:串行数据收发模块、存储器、插码模块、BLVDS数据收发模块、减码模块;
所述串行数据收发模块用于向CPU芯片、存储器收发数据,向插码模块发送CPU发送数据结束信号;
所述存储器用于存储收发数据;
所述插码模块用于向BLVDS总线发送的每八位数据中第3位之后插入一位数据,数据的值与第3位数据相反;第6位之后插入一位数据,数据的值与第6位相反;第8位之后插入一位数据,数据的值与第8位相反;
所述BLVDS数据收发模块用于向BLVDS总线收发数据;
所述减码模块...
【专利技术属性】
技术研发人员:李伟,黄作兵,乐凌志,黄蕾,赵永,
申请(专利权)人:南京国电南自美卓控制系统有限公司,
类型:新型
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。