一种基于FPGA和Upp接口的多芯片数据交互装置制造方法及图纸

本实用新型专利技术公开了一种基于FPGA和Upp接口的多芯片数据交互装置，包括FPGA和至少一个DSP；FPGA中包括第一接收块随机存储器、第一发送块随机存储器、第一地址发生及片选逻辑单元、第一Upp时序发生逻辑单元、第一边沿同步单元、用户读逻辑单元、用户写逻辑单元；其中，第一接收块随机存储器和第一发送块随机存储器为双接口块随机存储器；DSP包括第一Upp接口和第二Upp接口；本实用新型专利技术提出的基于FPGA和Upp接口的多芯片数据交互装置，能够高速实现单板多个DSP芯片间以及多个DSP与FPGA间的数据交互。

【技术实现步骤摘要】

本技术涉及，特别是指一种基于FPGA和Upp接口的多芯片数据交互装置。
技术介绍
EMIF总线是一种基于地址总线寻址的低速并行总线，其突发数据传输速率最大不超过10M，数据传输时间较长。同时，作为一种共享型总线，DSP的外部SRAM等器件均挂接在该总线上，从而造成使用该总线的负载数目多，总线的实时性较差。以往基于DSP+FPGA的控制平台架构中，DSP相互之间及DSP与FPGA间的数据交互是基于DSP和FPGA的EMIF总线实现的，在该架构下任意两个DSP芯片间通过挂接在各自EMIF总线的双口 RAM实现数据交互，DSP与FPGA间可通过FPGA内部逻辑资源或者存储资源实现基于地址映射的数据交互。
技术实现思路
有鉴于此，本技术的目的在于提出一种基于FPGA和Upp接口的多芯片数据交互装置，能够高速实现单板多个DSP芯片间以及多个DSP与FPGA间的数据交互。基于上述目的本技术提供的基于FPGA和Upp接口的多芯片数据交互装置，包括FPGA和至少一个DSP ；所述FPGA中包括第一接收块随机存储器、第一发送块随机存储器、第一地址发生及片选逻辑单元、第一 Upp时序发生逻辑单元、本文档来自技高网...

【技术保护点】
一种基于FPGA和Upp接口的多芯片数据交互装置，其特征在于，包括FPGA和至少一个DSP；所述FPGA中包括第一接收块随机存储器、第一发送块随机存储器、第一地址发生及片选逻辑单元、第一Upp时序发生逻辑单元、第一边沿同步单元、用户读逻辑单元、用户写逻辑单元；其中，第一接收块随机存储器和第一发送块随机存储器为双接口块随机存储器；所述DSP包括第一Upp接口和第二Upp接口；所述第一Upp接口连接第一接收块随机存储器的A接口，其中，第一Upp接口的使能信号经第一地址发生及片选逻辑单元输入到第一接收块随机存储器的A接口的使能信号端；第一接收块随机存储器的B接口连接用户读逻辑单元，同时，用户读逻辑单...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘可安，尚敬，邱岳烽，梅文庆，李程，戴计生，吕阳，陈俊波，李淼，杨烁，陈安平，李益，
申请(专利权)人：南车株洲电力机车研究所有限公司，
类型：新型
国别省市：湖南;43