一种基于MVB通讯协议的通讯装置，涉及高铁、动车等铁路网络通信技术领域，它包括FPGA芯片模块、DSP芯片模块、总线驱动电路、变压器隔离电路、MVB总线以及接口模块；所述FPGA芯片模块由FPGA芯片、第一时钟和第一电源组成，所述第一时钟与FPGA芯片通信相连，并用于实现FPGA芯片内部的时序控制，所述第一电源为FPGA芯片独立供电；所述DSP芯片模块由DSP芯片、第二时钟、第二电源和复位电路组成；本发明专利技术利用FPGA芯片（Filed Programmable Gate Array）现场可编程逻辑阵列器件独立开发的MVB 1类设备通讯装置，尤其增加了最新技术，通讯效率高、稳定性好、硬件结构相对简单，为高铁和动车上的核心设备进一步研发奠定基础。
【技术实现步骤摘要】
本专利技术涉及铁路网络通信
，具体涉及一种基于FPGA芯片的MVB通讯装置。
技术介绍
MVB (Multifunction Vehicle Bus)多功能车辆总线是TCN(Train Communication Network)列车通讯网络国际标准IEC61375-1 的车辆总线部分，它主要用于有互操作性和互换性要求的互联设备之间通讯的串行数据总线，适合用作车辆总线。MVB通讯装置主要应用于采用MVB网络的铁路列车，如动车组以及地铁、城市轻轨列车上，实现车辆与控制子系统（如牵引系统、制动系统、门控系统、空调控制系统等）之间的数据交互。通常的MVB通讯装置的设计核心为专用的MVB芯片，但这种专用于铁路列车的MVB总线的核心芯片由国外的几家公司如庞巴迪和西门子等垄断，由国外几家大公司垄断的MVB专用芯片实现的MVB通讯装置，随着新技术的不断发展，凸显出硬件电路设计复杂、通讯效率低、稳定性差且造价高昂的问题。
技术实现思路
本专利技术的目的就是为了解决上述技术问题，而提供一种基于FPGA芯片的MVB通讯装置。本专利技术包括FPGA芯片模块、DSP芯片模块、总线驱动电路、变压器隔离电路、MVB总线以及接口模块；所述FPGA芯片模块由FPGA芯片、第一时钟和第一电源组成，所述第一时钟与FPGA芯片通信相连，并用于实现FPGA芯片内部的时序控制，所述第一电源为FPGA芯片独立供电；所述DSP芯片模块由DSP芯片、第二时钟、第二电源和复位电路组成，所述第二时钟与DSP芯片通信相连，并用于实现DSP芯片内部的时序控制，所述第二电源为DSP芯片独立供电，且DSP芯片与FPGA芯片通信相连，所述复位电路与DSP芯片电连接，并控制DSP芯片的复位；所述MVB总线依次通过变压器隔离电路和总线驱动电路与FPGA芯片通信相连；所述接口模块包括FPGA接口部分和DSP接口部分，所述FPGA接口部分由第一JTAG接口和ROM接口组成，所述第一JTAG接口和ROM接口分别与FPGA芯片通信相连，所述DSP接口部分是第二JTAG接口，所述第二JTAG接口与DSP芯片通信相连。所述基于FPGA芯片的MVB通讯装置的工作流程包括以下步骤：①.通电开始；②.MVB通讯装置通电初始化；③.DSP芯片配置MVB通讯装置地址，所述MVB通讯装置地址包括设备地址和端口地址；④.MVB通讯装置通信：接收使用该通讯装置设备的宿端口数据，发送使用该通讯装置设备的源端口数据。还有指示灯电路，所述DSP芯片控制指示灯电路的通断。所述DSP芯片模块的DSP芯片还连接有RS485驱动电路。本专利技术具有以下优点：本专利技术利用FPGA芯片（Filed Programmable Gate Array）现场可编程逻辑阵列独立开发的MVB 1类设备通讯装置价格相对较低，硬件结构相对简单，为MVB网络产品的进一步研发奠定基础。附图说明图1是本专利技术原理示意图。图2是MVB通讯装置的工作流程示意图。图3是FPGA芯片内部原理示意图。具体实施方式下面结合附图对本专利技术做进一步说明。如图1、2、3所示，本专利技术包括FPGA芯片模块、DSP芯片模块、总线驱动电路、变压器隔离电路、MVB总线以及接口模块；所述FPGA芯片模块由FPGA芯片、第一时钟和第一电源组成，所述第一时钟与FPGA芯片通信相连，并用于实现FPGA芯片内部的时序控制，所述第一电源为FPGA芯片独立供电；所述DSP芯片模块由DSP芯片、第二时钟、第二电源和复位电路组成，所述第二时钟与DSP芯片通信相连，并用于实现DSP芯片内部的时序控制，所述第二电源为DSP芯片独立供电，且DSP芯片与FPGA芯片通信相连，所述复位电路与DSP芯片电连接，并控制DSP芯片的复位；所述MVB总线依次通过变压器隔离电路和总线驱动电路与FPGA芯片通信相连；所述接口模块包括FPGA接口部分和DSP接口部分，所述FPGA接口部分由第一JTAG接口和ROM接口组成，所述第一JTAG接口和ROM接口分别与FPGA芯片通信相连，所述DSP接口部分是第二JTAG接口，所述第二JTAG接口与DSP芯片通信相连。所述基于FPGA芯片的MVB通讯装置的工作流程包括以下步骤：①.通电开始；②.MVB通讯装置通电初始化；③.DSP芯片配置MVB通讯装置地址，所述MVB通讯装置地址包括设备地址和端口地址；④.MVB通讯装置通信：接收使用该通讯装置设备的宿端口数据，发送使用该通讯装置设备的源端口数据。还有指示灯电路，所述DSP芯片控制指示灯电路的通断。所述DSP芯片模块的DSP芯片还连接有RS485驱动电路。工作方式及原理：从硬件上看，本专利技术包括一块FPGA芯片、CPU芯片以及各自的电源、时钟输入、复位电路等部分，还包括MVB部分的总线冗余物理层接口电路。如图1所示，本通讯装置适用于采用EMD传输介质的1类设备。板卡采用有源的24MHz晶振为FPGA芯片提供时钟,以实现FPGA芯片内部的时序控制, 并通过内部时钟转换控制MVB设备以1.5Mb/s的速率进行通讯。MVB的线路驱动单元与MVB通讯装置的通讯介质相关, 可以是ESD、EMD 和OGF。本专利技术实现了基于变压器隔离的EMD方式, 其他两种方式仅需对该电路稍做改动即可实现。在EMD介质方式下,变压器采用了4021×123 隔离变压器。考虑到MVB总线的介质冗余,实现了两路线路驱动单元。板卡的调试和编程接口是JTAG端口,实现FPGA芯片以及DSP的程序下载和在线调试。本专利技术中，FPGA芯片采用Altera公司的CycloneIV系列芯片，DSP采用TI公司的C2000系列芯片，MVB总线接入采用变压器隔离的EMD方式，并采用双通道冗余。MVB通讯装置上电初始化，经DSP配置地址（包括设备地址和端口地址）后，执行MVB通信。MVB通讯装置的工作流程如图2所示。MVB通信：MVB主设备轮询时，发送与该设备源端口对应的数据；接收与该设备宿端口对应的数据。FPGA芯片内部设计中采用自顶向下的设计方法，把系统划分为若干个模块，然后再将每个模块分为实现基本功能的下一层模块或者基本单元，从而将复杂的问题分解。本专利技术中FPGA芯片的内部主要功能如图3所示。发送模块：发送数据时，主控制器将相应地址的数据从通信存储器读出，写入发送缓冲器，主控制器向发送模块发送指令，并串转换模块将相应的并行数据转换成串行数据，经CRC生成模块生成该系列数据的CRC校验码，曼彻斯特编码器将数据和CRC校验码编码后，加上从起始定界符和终止定界符后将数据发往MVB总线。 接收模块：接收数据时，曼彻斯特解码器从总线接收信号，经解码、校验、串并转换将数据存入接收缓冲器，并通知主控制器，主控制器将数据从接收缓冲区读出，写入通信存储器相应区域。这里，FPGA芯片内部主要完成曼彻斯特编解码、CRC校验、通信存储器和CPU接口逻辑控制等功能。以上实施方式仅用于说明本专利技术，而并非对本专利技术的限制，有关
的普通技术人员，在不脱离本专利技术的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本专利技术的范畴，本专利技术的专利保护范围应由权利要求限定。本文档来自技高网...
【技术保护点】
一种基于FPGA芯片的MVB通讯装置，其特征在于它包括FPGA芯片模块、DSP芯片模块、总线驱动电路、变压器隔离电路、MVB总线以及接口模块；所述FPGA芯片模块由FPGA芯片、第一时钟和第一电源组成，所述第一时钟与FPGA芯片通信相连，并用于实现FPGA芯片内部的时序控制，所述第一电源为FPGA芯片独立供电；所述DSP芯片模块由DSP芯片、第二时钟、第二电源和复位电路组成，所述第二时钟与DSP芯片通信相连，并用于实现DSP芯片内部的时序控制，所述第二电源为DSP芯片独立供电，且DSP芯片与FPGA芯片通信相连，所述复位电路与DSP芯片电连接，并控制DSP芯片的复位；所述MVB总线依次通过变压器隔离电路和总线驱动电路与FPGA芯片通信相连；所述接口模块包括FPGA接口部分和DSP接口部分，所述FPGA接口部分由第一JTAG接口和ROM接口组成，所述第一JTAG接口和ROM接口分别与FPGA芯片通信相连，所述DSP接口部分是第二JTAG接口，所述第二JTAG接口与DSP芯片通信相连。
【技术特征摘要】
1.一种基于FPGA芯片的MVB通讯装置，其特征在于它包括FPGA芯片模块、DSP芯片模块、总线驱动电路、变压器隔离电路、MVB总线以及接口模块；所述FPGA芯片模块由FPGA芯片、第一时钟和第一电源组成，所述第一时钟与FPGA芯片通信相连，并用于实现FPGA芯片内部的时序控制，所述第一电源为FPGA芯片独立供电；所述DSP芯片模块由DSP芯片、第二时钟、第二电源和复位电路组成，所述第二时钟与DSP芯片通信相连，并用于实现DSP芯片内部的时序控制，所述第二电源为DSP芯片独立供电，且DSP芯片与FPGA芯片通信相连，所述复位电路与DSP芯片电连接，并控制DSP芯片的复位；所述MVB总线依次通过变压器隔离电路和总线驱动电路与FPGA芯片通信相连；所述接口模块包括FPGA接口部分和DSP接口部分，所述FPGA接口部分由第一JTAG接口和ROM接口组...
【专利技术属性】
技术研发人员：王东辉，杨云晴，魏琳，
申请(专利权)人：萨格思特深圳科技有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。