一种基于FPGA的BLVDS总线数据传送装置制造方法及图纸

本发明专利技术公开了一种基于FPGA的BLVDS总线数据传送装置，包括CPU芯片、一条BLVDS总线、FPGA芯片，所述FPGA芯片包括：串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块；所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块另二端分别与存储器、编码发送模块相连接；存储器另一端与BLVDS数据收发模块相连接；编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。本发明专利技术将传统的BLVDS收发两条总线合并成一条，节约硬件开发成本，减少故障点。保证BLVDS总线上数据的完整性和正确性。

【技术实现步骤摘要】

本专利技术涉及一种基于FPGA的BLVDS总线数据传送装置，属于BLVDS总线

技术介绍
BLVDS (总线型低电压差分信号)总线具备250mV的低电压差分信号以及快速的过渡时间，其抗干扰特性与数据高速传输特点，使其在多点电缆以及背板有广泛的应用。目前，基于BLVDS总线的设计大多采用发送和接收两条BLVDS总线，以保证总线处于驱动状态。这样不可避免的增加了布线难度，加大了产品的设计和研发成本，而且也加大了总线的故障率。然而在利用一条BLVDS总线作为收发总线进行数据通信时，主站和从站都没有驱动总线的情况下，主站和从站的接收端所接收到的数据是未定义状态(O或者I未知)，这势必造成信号完整性以及正确性问题。
技术实现思路
目的:为了克服现有技术中存在的不足，本专利技术提供一种基于FPGA的BLVDS总线数据传送装置。技术方案:为解决上述技术问题，本专利技术采用的技术方案为: 一种基于FPGA的BLVDS总线数据传送装置，包括CPU芯片、一条BLVDS总线、FPGA芯片，所述FPGA芯片包括:串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模本文档来自技高网...

【技术保护点】
一种基于FPGA的BLVDS总线数据传送装置，包括CPU芯片、一条BLVDS总线，其特征在于：还包括FPGA芯片，所述FPGA芯片包括：串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块；所述串行数据收发模块用于向CPU芯片、存储器收发数据，向编码发送模块发送CPU发送数据结束信号；所述存储器用于存储收发数据；所述编码发送模块用于向BLVDS总线发送报文开头信号、报文结束信号；所述BLVDS数据收发模块用于向BLVDS总线收发数据；所述解码接收模块用于解码从BLVDS总线接收到的报文开头信号、报文结束信号；所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块另...

【技术特征摘要】

【专利技术属性】
技术研发人员：李伟，黄作兵，乐凌志，黄蕾，赵永，
申请(专利权)人：南京国电南自美卓控制系统有限公司，
类型：发明
国别省市：江苏;32