电容结构的处理方法及半导体结构技术

本发明专利技术提出一种电容结构的处理方法及半导体结构；电容结构的处理方法包含以下步骤：提供一衬底，在衬底表面形成着落垫，刻蚀着落垫；在衬底表面形成阻挡层，阻挡层覆盖着落垫；刻蚀阻挡层，以暴露着落垫的一部分；在衬底表面形成第一介质层，第一介质层覆盖着落垫和阻挡层；刻蚀第一介质层并形成电容接触插塞。通过上述工艺设计，本发明专利技术提出的电容结构的处理方法，能够在不改变电容大小的前提下，有效改善电容接触插塞与着落垫之间的过刻蚀问题，避免形成孔洞而造成电容上下电极的短路。免形成孔洞而造成电容上下电极的短路。免形成孔洞而造成电容上下电极的短路。

【技术实现步骤摘要】
电容结构的处理方法及半导体结构


[0001]本专利技术涉及半导体制备工艺
，尤其涉及一种电容结构的处理方法及半导体结构。

技术介绍

[0002]现有半导体结构的电容结构与着落垫相接触的位置容易产生过刻蚀，进而形成孔洞，由于高介电常数(High K)的材料黏附性与电容结构的电极材料(例如TiN)相比较差，若形成孔洞，高介电常数材料无法完全贴合电容结构的上电极与下电极，从而导致上、下电极接触，存在电容结构的上、下电极发生短路的风险。

技术实现思路

[0003]本专利技术的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种避免电容接触插塞与着落垫的接触位置产生孔洞的电容结构的处理方法。
[0004]为实现上述目的，本专利技术采用如下技术方案：
[0005]根据本专利技术的一个方面，提供一种电容结构的处理方法；其中，电容结构的处理方法包含以下步骤：
[0006]提供一衬底，在所述衬底表面形成着落垫，刻蚀所述着落垫；
[0007]在所述衬底表面形成阻挡层，所述阻挡层覆盖所述着落垫；
[0008]刻蚀所述阻挡层，以暴露所述着落垫的一部分；
[0009]在所述衬底表面形成第一介质层，所述第一介质层覆盖所述着落垫和所述阻挡层；
[0010]刻蚀所述第一介质层并形成电容接触插塞。
[0011]根据本专利技术的其中一个实施方式，刻蚀所述阻挡层时，是将覆盖于所述着落垫顶面的所述阻挡层去除，以暴露所述着落垫的顶面。
[0012]根据本专利技术的其中一个实施方式，所述阻挡层的材料相对于所述衬底的材料具有高刻蚀选择比。
[0013]根据本专利技术的其中一个实施方式，所述衬底的材料包含氮化物，所述阻挡层的材料包含聚合陶瓷材料。
[0014]根据本专利技术的其中一个实施方式，所述第一介质层的材质包含氧化物。
[0015]根据本专利技术的其中一个实施方式，刻蚀所述第一介质层并形成电容接触插塞时，包含以下步骤：
[0016]刻蚀所述第一介质层，形成电容孔，所述电容孔贯穿所述第一介质层，所述着落垫的暴露于所述阻挡层的部分定义所述电容孔的部分孔壁；
[0017]在所述电容孔中形成电容，所述电容与所述着落垫相接触，以此得到所述电容接触插塞。
[0018]根据本专利技术的其中一个实施方式，所述电容包含第一电极、第二介质层以及第二
电极。根据本专利技术的其中一个实施方式，所述第一电极的材质包含含氮导电材料，所述第二电极的材质包含含氮导电材料。
[0019]根据本专利技术的其中一个实施方式，所述第二介质层的材质包含高介电常数材料。
[0020]根据本专利技术的其中一个实施方式，刻蚀所述阻挡层时，包含将所述阻挡层的覆盖于所述着落垫顶面的部分的全部去除，以暴露所述着落垫的顶面的全部；其中，刻蚀所述第一介质层时，所述电容孔的孔底接触面与所述着落垫对齐。
[0021]根据本专利技术的其中一个实施方式，还包含以下步骤：
[0022]刻蚀所述阻挡层后，在所述衬底表面形成第一支撑层，所述第一支撑层覆盖所述着落垫和所述阻挡层；
[0023]其中，所述第一介质层覆盖于所述第一支撑层，所述电容接触插塞经由刻蚀所述第一介质层和所述第一支撑层而形成。
[0024]根据本专利技术的其中一个实施方式，所述第一支撑层的材质包含氮化物。
[0025]根据本专利技术的其中一个实施方式，还包含以下步骤：
[0026]形成所述第一介质层后，在所述第一介质层表面形成第二支撑层；
[0027]其中，所述电容接触插塞经由刻蚀所述第二支撑层和所述第一介质层而形成。
[0028]根据本专利技术的其中一个实施方式，所述第二支撑层的材质包含氮化物。
[0029]由上述技术方案可知，本专利技术提出的电容结构的处理方法的优点和积极效果在于：
[0030]本专利技术提出的电容结构的处理方法，在形成支撑层与第一介质层之前，通过形成阻挡层，并将着落垫部分暴露，使得电容接触插塞在形成过程中，不易在其与着落垫的接触位置发生过刻蚀，从而避免电容接触插塞与着落垫的接触位置产生孔洞。通过上述工艺设计，本专利技术提出的电容结构的处理方法，能够在不改变电容大小的前提下，有效改善电容接触插塞与着落垫之间的过刻蚀问题，避免形成孔洞而造成电容上下电极的短路。
[0031]本专利技术的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种避免电容接触插塞与着落垫的接触位置产生孔洞的半导体结构。
[0032]为实现上述目的，本专利技术采用如下技术方案：
[0033]根据本专利技术的另一个方面，提供一种半导体结构，包含衬底以及电容，所述衬底表面形成有着落垫，所述电容设置于所述衬底上；其特征在于，所述着落垫表面设置有阻挡层，所述阻挡层暴露所述着落垫的一部分，所述电容与所述着落垫的暴露于所述阻挡层的部分相接触。
[0034]由上述技术方案可知，本专利技术提出的半导体结构的优点和积极效果在于：
[0035]本专利技术提出的半导体结构，通过形成阻挡层，并将着落垫部分暴露，使得电容接触插塞在形成过程中，不易在其与着落垫的接触位置发生过刻蚀，从而避免电容接触插塞与着落垫的接触位置产生孔洞。通过上述设计，本专利技术提出的半导体结构，能够在不改变电容接触插塞大小的前提下，有效改善电容接触插塞与着落垫之间的过刻蚀问题，避免形成孔洞而造成电容上下电极的短路。
附图说明
[0036]通过结合附图考虑以下对本专利技术的优选实施方式的详细说明，本专利技术的各种目
标、特征和优点将变得更加显而易见。附图仅为本专利技术的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
[0037]图1至图9分别是根据一示例性实施方式示出的一种电容结构的处理方法的几个步骤下半导体结构的结构示意图；
[0038]图10至图16分别是根据另一示例性实施方式示出的一种电容结构的处理方法的几个步骤下半导体结构的结构示意图；
[0039]附图标记说明如下：
[0040]100.衬底；
[0041]200.着落垫；
[0042]300.阻挡层；
[0043]400.第一支撑层；
[0044]500.第一介质层；
[0045]600.电容孔；
[0046]710.第一电极；
[0047]720.第二介质层；
[0048]730.第二电极；
[0049]800.第二支撑层。
具体实施方式
[0050]体现本专利技术特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本专利技术能够在不同的实施例上具有各种的变化，其皆不脱离本专利技术的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本专利技术。
[0051]在对本专利技术的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本专利技术的一部分，并且其中以示例方式显示了可实现本专利技术的多个方面的不同示例性结构、系统和步骤。应理解的是，可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容结构的处理方法，其特征在于，包含以下步骤：提供一衬底，在所述衬底表面形成着落垫，刻蚀所述着落垫；在所述衬底表面形成阻挡层，所述阻挡层覆盖所述着落垫；刻蚀所述阻挡层，以暴露所述着落垫的一部分；在所述衬底表面形成第一介质层，所述第一介质层覆盖所述着落垫和所述阻挡层；刻蚀所述第一介质层并形成电容接触插塞。2.根据权利要求1所述的电容结构的处理方法，其特征在于，刻蚀所述阻挡层时，是将覆盖于所述着落垫顶面的所述阻挡层去除，以暴露所述着落垫的顶面。3.根据权利要求1所述的电容结构的处理方法，其特征在于，所述阻挡层的材料相对于所述衬底的材料具有高刻蚀选择比。4.根据权利要求3所述的电容结构的处理方法，其特征在于，所述衬底的材料包含氮化物，所述阻挡层的材料包含聚合陶瓷材料。5.根据权利要求1所述的电容结构的处理方法，其特征在于，所述第一介质层的材质包含氧化物。6.根据权利要求1所述的电容结构的处理方法，其特征在于，刻蚀所述第一介质层并形成电容接触插塞时，包含以下步骤：刻蚀所述第一介质层，形成电容孔，所述电容孔贯穿所述第一介质层，所述着落垫的暴露于所述阻挡层的部分定义所述电容孔的部分孔壁；在所述电容孔中形成电容，所述电容与所述着落垫相接触，以此得到所述电容接触插塞。7.根据权利要求6所述的电容结构的处理方法，其特征在于，所述电容包含第一电极、第二介质层以及第二电极。8.根据权利要求7所述的电容结构的处理方法，其特征在于，所述第一电极的材质包含含氮导电材料，所述第...

【专利技术属性】
技术研发人员：刘昂，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：