半导体结构及其制作方法技术

本发明专利技术实施例提供一种半导体结构及其制作方法，制作方法包括：提供基底，基底具有多个相互间隔的沟槽和多个相互间隔的位线结构，且位线结构至少部分位于沟槽中；形成第一保护层，第一保护层至少包括覆盖位线结构侧壁的第一侧壁层和覆盖沟槽的表面的第二侧壁层；形成第二保护层，第一保护层和第二保护层填充满沟槽，且第二保护层至少包括由热氧化法形成的氧化硅层；形成第三保护层，第三保护层至少覆盖第二保护层远离基底的顶面，且第二保护层和第三保护层覆盖第一侧壁层的表面。本发明专利技术实施例有利于提高第一保护层、第二保护层和第三保护层对位线结构的保护效果，从而有利于提高半导体结构的良率。

【技术实现步骤摘要】
半导体结构及其制作方法
本专利技术实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
技术介绍
随着半导体制程的微缩，位线结构的物理尺寸也会随其微缩，位于位线结构周围用于保护位线结构的绝缘层的物理尺寸也会随其微缩。然而，后续在半导体结构中形成其他导电结构时，容易对保护位线结构的绝缘层造成损伤，将部分位线结构暴露出来，使得其他导电结构与位线结构之间形成电连接，造成短路现象；甚至还会对部分位线结构造成损伤，导致位线结构的丢失，从而降低半导体结构的良率。
技术实现思路
本专利技术实施例解决的技术问题为提供一种半导体结构及其制作方法，有利于提高位于位线结构周围的绝缘层对位线结构的保护效果，从而有利于提高半导体结构的良率。为解决上述问题，本专利技术实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底具有多个相互间隔的沟槽和多个相互间隔的位线结构，且所述位线结构至少部分位于所述沟槽中；形成第一保护层，所述第一保护层至少包括覆盖所述位线结构侧壁的第一侧壁层和覆盖所述沟槽表面的第二侧壁层；形成第二保护层，所述第一保护层和所述第二保护层填充满所述沟槽，且所述第二保护层至少包括由热氧化法形成的氧化硅层；形成第三保护层，所述第三保护层至少覆盖所述第二保护层远离所述基底的顶面，且所述第二保护层和所述第三保护层覆盖所述第一侧壁层的表面。另外，所述基底还具有多个相互间隔的浅沟槽隔离结构，所述位线结构包括第一位线结构和第二位线结构，所述第一位线结构部分位于所述沟槽中，所述第二位线结构位于所述浅沟槽隔离结构上。另外，所述形成第二保护层，所述第一保护层和所述第二保护层填充满所述沟槽，且所述第二保护层至少包括由热氧化法形成的氧化硅层的工艺步骤包括：于所述第一保护层的表面形成硅材料层；对所述硅材料层进行热氧化处理，以形成初始氧化硅层；于所述初始氧化硅层的表面形成初始第一介质层；去除部分所述初始第一介质层，形成第一介质层；去除部分所述初始氧化硅层，形成氧化硅层；所述第一介质层和所述氧化硅层构成所述第二保护层。另外，所述热氧化处理的温度为1000℃～1500℃。另外，所述去除部分所述初始第一介质层，形成第一介质层的工艺步骤包括：以所述第一初始氧化层作为刻蚀停止层，利用第一等离子体刻蚀工艺，蚀刻部分所述初始第一介质层，形成所述第一介质层。另外，在相同的第一等离子刻蚀工艺条件下，所述初始第一介质层和所述初始氧化层的刻蚀选择比大于10：1。另外，所述去除部分所述初始氧化硅层，形成氧化硅层的工艺步骤包括：以所述第一保护层作为第二刻蚀停止层，利用第二等离子体刻蚀工艺，蚀刻部分所述初始氧化硅层，形成所述氧化硅层。另外，在相同的第二等离子刻蚀工艺条件下，所述初始氧化硅层和所述第一保护层的刻蚀选择比大于10：1。另外，形成所述第三保护层的工艺步骤包括：于所述第二保护层远离所述基底的顶面和所述第一保护层的部分表面沉积初始第二介质层；去除部分所述初始第二介质层，形成第二介质层；于所述第二介质层的表面沉积初始第三介质层；去除部分所述初始第三介质层，形成第三介质层；所述第二介质层和所述第三介质层构成所述第三保护层。另外，所述第二介质层的介电常数小于所述第三介质层的介电常数。另外，所述第三介质层和所述第一保护层的材料相同。另外，所述第二介质层的材料的致密度小于所述第三介质层的材料的致密度。相应地，本专利技术实施例还提供一种半导体结构，包括：基底，所述基底中具有多个相互间隔的沟槽和多个相互间隔的位线结构，且所述位线结构至少部分位于所述沟槽中；第一保护层，所述第一保护层至少包括覆盖所述位线结构侧壁的第一侧壁层和覆盖所述沟槽的表面的第二侧壁层；第二保护层，所述第一保护层和所述第二保护层填充满所述沟槽，且所述第二保护层至少包括由热氧化法形成的氧化硅层；第三保护层，所述第三保护层至少覆盖所述第二保护层远离所述基底的顶面，且所述第二保护层和所述第三保护层覆盖所述第一侧壁层的表面。另外，所述第二保护层包括所述氧化硅层和第一介质层，所述氧化硅层覆盖所述第二侧壁层的表面和部分所述第一侧壁层的表面，所述第一介质层覆盖所述氧化硅层的表面。另外，所述第三保护层包括第二介质层和第三介质层，所述第二介质层和所述氧化硅层覆盖所述第一侧壁层的表面，所述第三介质层覆盖所述第二介质层的表面。与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：上述技术方案中，在位线结构侧壁和沟槽表面均形成第一保护层，第一保护层至少包括覆盖位线结构侧壁的第一侧壁层和覆盖沟槽表面的第二侧壁层；在沟槽中还形成第二保护层，且第一保护层和第二保护层填充满沟槽，第二保护层至少包括由热氧化法形成的氧化硅层；后续还形成有第三保护层，第三保护层至少覆盖第二保护层远离所述基底的顶面，且第二保护层和第三保护层覆盖第一侧壁层的表面。利用上述技术方案形成保护位线结构的绝缘层，可以在部分绝缘层填满沟槽的情况下，对位线结构进行很好的保护，使半导体结构的良率达到要求。另外，形成第二保护层的工艺步骤包括：先在第一保护层的表面形成硅材料层；然后对硅材料层进行热氧化处理，以形成初始氧化硅层；于初始氧化硅层的表面形成初始第一介质层；去除部分初始第一介质层，形成第一介质层；去除部分初始氧化硅层，形成氧化硅层；第一介质层和氧化硅层构成所述第二保护层。其中，热氧化处理的温度为1000℃～1500℃，通过高温热氧化处理的氧化硅层的致密度较大，且在热氧化处理的过程中，对形成的第一保护层进行了一次类似强化的作用，使最终形成的保护位线结构的绝缘层的致密性更好，增强保护位线的功能。另外，氧化硅层的介电常数小于第一保护层的介电常数，可以在达到保护位线结构的同时，降低寄生电容，保证半导体结构的性能。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。图1至图5为本专利技术第一实施例提供的半导体结构的制作方法中各步骤对应的剖面结构示意图；图6至图15为本专利技术第二实施例提供的半导体结构的制作方法中各步骤对应的剖面结构示意图。具体实施方式由
技术介绍
可知，现有技术中用于保护位线结构的绝缘层容易被损伤，降低绝缘层对位线结构的保护效果。经分析可知，用于保护位线结构的绝缘层的物理尺寸较小，则后续刻蚀部分绝缘层和部分用于承载位线结构的基底，以形成电容接触孔时，不易控制刻蚀停止点，因而容易将位于位线结构侧壁的部分绝缘层也刻蚀掉，暴露出部分位线结构，后续在电容接触孔中填充导电材料形成电容接触插塞时，造成电容接触插塞与位线接触层相连接，导致位线结构与电容接触插塞之间短路。此外，后续刻蚀工艺甚至会对位线结构造成损伤，使得部分位线结构丢失，影响半导体结构的正常工作。为解决上述问题，本专利技术实施提供一种半导体结构的制作方法，其中，第一保护层和第二保护层填充满沟槽，且第一保护层至少包括覆盖位线结构侧壁的第一侧壁层和覆盖沟槽表面的第二侧壁层，第二保护层至少包括由热氧本文档来自技高网...

【技术保护点】
1.一种半导体结构的制作方法，其特征在于，包括：/n提供基底，所述基底具有多个相互间隔的沟槽和多个相互间隔的位线结构，且所述位线结构至少部分位于所述沟槽中；/n形成第一保护层，所述第一保护层至少包括覆盖所述位线结构侧壁的第一侧壁层和覆盖所述沟槽表面的第二侧壁层；/n形成第二保护层，所述第一保护层和所述第二保护层填充满所述沟槽，且所述第二保护层至少包括由热氧化法形成的氧化硅层；/n形成第三保护层，所述第三保护层至少覆盖所述第二保护层远离所述基底的顶面，且所述第二保护层和所述第三保护层覆盖所述第一侧壁层的表面。/n

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底具有多个相互间隔的沟槽和多个相互间隔的位线结构，且所述位线结构至少部分位于所述沟槽中；
形成第一保护层，所述第一保护层至少包括覆盖所述位线结构侧壁的第一侧壁层和覆盖所述沟槽表面的第二侧壁层；
形成第二保护层，所述第一保护层和所述第二保护层填充满所述沟槽，且所述第二保护层至少包括由热氧化法形成的氧化硅层；
形成第三保护层，所述第三保护层至少覆盖所述第二保护层远离所述基底的顶面，且所述第二保护层和所述第三保护层覆盖所述第一侧壁层的表面。


2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述基底还具有多个相互间隔的浅沟槽隔离结构，所述位线结构包括第一位线结构和第二位线结构，所述第一位线结构部分位于所述沟槽中，所述第二位线结构位于所述浅沟槽隔离结构上。


3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述形成第二保护层，所述第一保护层和所述第二保护层填充满所述沟槽，且所述第二保护层至少包括由热氧化法形成的氧化硅层的工艺步骤包括：
于所述第一保护层的表面形成硅材料层；
对所述硅材料层进行热氧化处理，以形成初始氧化硅层；
于所述初始氧化硅层的表面形成初始第一介质层；
去除部分所述初始第一介质层，形成第一介质层；
去除部分所述初始氧化硅层，形成氧化硅层；
所述第一介质层和所述氧化硅层构成所述第二保护层。


4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述热氧化处理的温度为1000℃～1500℃。


5.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述去除部分所述初始第一介质层，形成第一介质层的工艺步骤包括：
以所述初始氧化层作为第一刻蚀停止层，利用第一等离子体刻蚀工艺，蚀刻部分所述初始第一介质层，形成所述第一介质层。


6.根据权利要求5所述的半导体结构的制作方法，其特征在于，在相同的第一等离子刻蚀工艺条件下，所述初始第一介质层和所述初始氧化层的刻蚀选择比大于10：1。


7.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述去除部分所述初始氧化硅层，形成氧化硅层的工艺步骤包括：
以所述第一保护层作为第二刻蚀停止层...

【专利技术属性】
技术研发人员：孔忠，洪海涵，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34