集成芯片及其形成方法技术

本发明专利技术实施例涉及一种集成芯片及其形成方法，集成芯片包括绝缘体上硅衬底，绝缘体上硅衬底具有位于有源层与基础层之间的绝缘体层。半导体器件及浅沟槽隔离结构设置在绝缘体上硅衬底的前侧上。半导体芯结构连续地环绕半导体器件且穿过浅沟槽隔离结构并朝绝缘体上硅衬底的后侧延伸。第一绝缘体衬垫部分及第二绝缘体衬垫部分环绕半导体芯结构的第一最外侧壁及第二最外侧壁。第一绝缘体衬垫部分及第二绝缘体衬垫部分分别具有第一突起及第二突起。第一突起及第二突起配置在浅沟槽隔离结构与绝缘体上硅衬底的绝缘体层之间。

【技术实现步骤摘要】
集成芯片及其形成方法
本专利技术实施例涉及一种集成芯片及其形成方法。
技术介绍
现代集成芯片包括形成在半导体衬底(例如，硅)上的数百万或数十亿个半导体器件。集成芯片(integratedchip，IC)可根据集成芯片的应用而使用诸多不同类型的半导体器件。为减小集成芯片的面积，可彼此紧靠地形成半导体器件。为防止半导体器件之间发生干扰，正在研究在集成芯片中进行器件隔离的技术及/或特征。其中，深沟槽隔离(deeptrenchisolation，DTI)结构是在半导体器件之间提供电隔离以提高器件性能而不会在集成芯片上占据大面积的有发展前景的候选。
技术实现思路
本专利技术实施例提供一种集成芯片包括：绝缘体上硅(SOI)衬底，包括位于有源层与基础层之间的绝缘体层；半导体器件，设置在所述绝缘体上硅衬底的前侧上；浅沟槽隔离(STI)结构，位于所述绝缘体上硅衬底的所述前侧上；半导体芯结构，连续地环绕所述半导体器件且在第一方向上从所述绝缘体上硅衬底的所述前侧朝所述绝缘体上硅衬底的后侧延伸，其中所述半导体芯结构延伸穿过所述浅沟槽隔离结构；以及第本文档来自技高网...

【技术保护点】
1.一种集成芯片，包括：/n绝缘体上硅衬底，包括位于有源层与基础层之间的绝缘体层；/n半导体器件，设置在所述绝缘体上硅衬底的前侧上；/n浅沟槽隔离结构，位于所述绝缘体上硅衬底的所述前侧上；/n半导体芯结构，连续地环绕所述半导体器件且在第一方向上从所述绝缘体上硅衬底的所述前侧朝所述绝缘体上硅衬底的后侧延伸，其中所述半导体芯结构延伸穿过所述浅沟槽隔离结构；以及/n第一绝缘体衬垫部分及第二绝缘体衬垫部分，分别环绕所述半导体芯结构的第一最外侧壁及所述半导体芯结构的第二最外侧壁，/n其中所述第一绝缘体衬垫部分包括配置在所述浅沟槽隔离结构与所述绝缘体层之间的第一突起，其中所述第一突起在与所述第一方向不同的...

【技术特征摘要】
20191030 US 62/927,926;20200303 US 16/807,6321.一种集成芯片，包括：
绝缘体上硅衬底，包括位于有源层与基础层之间的绝缘体层；
半导体器件，设置在所述绝缘体上硅衬底的前侧上；
浅沟槽隔离结构，位于所述绝缘体上硅衬底的所述前侧上；
半导体芯结构，连续地环绕所述半导体器件且在第一方向上从所述绝缘体上硅衬底的所述前侧朝所述绝缘体上硅衬底的后侧延伸，其中所述半导体芯结构延伸穿过所述浅沟槽隔离结构；以及
第一绝缘体衬垫部分及第二绝缘体衬垫部分，分别环绕所述半导体芯结构的第一最外侧壁及所述半导体芯结构的第二最外侧壁，
其中所述第一绝缘体衬垫部分包括配置在所述浅沟槽隔离结构与所述绝缘体层之间的第一突起，其中所述第一突起在与所述第一方向不同的第二方向上远离所述半导体芯结构的所述第一最外侧壁延伸，且
其中所述第二绝缘体衬垫部分包括配置在所述浅沟槽隔离结构与所述绝缘体层之间的第二突起，其中所述第二突起在与所述第二方向相反的第三方向上远离所述半导体芯结构的所述第二最外侧壁延伸。


2.根据权利要求1所述的集成芯片，其中所述第一突起及所述第二突起具有实质上弯曲的轮廓。


3.根据权利要求1所述的集成芯片，其中所述第二方向及所述第三方向实质上垂直于所述第一方向。


4.根据权利要求1所述的集成芯片，其中所述第一突起及所述第二突起具有最上表面，其配置在所述浅沟槽隔离结构的最底表面上方。


5.根据权利要求1所述的集成芯片，其中所述第一突起及所述第二突起直接接触所述浅沟槽隔离结构。


6.一种集成芯片，包括：
基础层；
有源层，配置在所述基础层之上；
绝缘体层，分隔所述有源层与所述基础层；
浅沟槽隔离结构，从所述有源层的顶表面朝所述绝缘体层延伸；以及
深沟槽隔离结构，连续地分隔所述有源层的内侧区与所述有源层的外侧区，其中所述深沟槽隔离结构延伸穿过所述浅...

【专利技术属性】
技术研发人员：施宏霖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71