检查集成电路的静电放电强度的方法技术

本发明专利技术是一种在设计阶段检查集成电路的静电放电（ＥＳＤ）强度的方法和计算机程序产品，且主要包括根据定义一种或多种晶体管几何和／或电性的和／或材料值的一套规则检查集成电路布局、并且生成该检查的输出或报告。该方法可以自动地检查在任意设计阶段的完全的ＩＣ设计布局。示范性的设计是ＥＳＤ保护布局、设计块或完全的ＩＣ设计。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种在设计阶段检查集成电路静电放电强度(robustness)的方法和计算机程序产品，以避免昂贵的重新设计。必须保护互补金属氧化物半导体(CMOS)技术中的集成电路尤其是灵敏电路免受由静电放电(ESD)引起的缺陷。ESD可以具有电压击穿两个表面之间的电介质的结果最终为短路。这会损伤栅氧化物/扩散金属层或集成电路的触点。在电路突然放电之前存在的静电电荷通常由与带有静电电荷的物体例如人或机器的接触产生。对于防ESD的保护，通常在必须要保护的电路基板上结合具体设计的电路。当危险的电流或电压放电出现并进入低阻抗态时激活保护电路来保持被保护的电路的敏感区。再加工和替代由于ESD或电过载(electrical overstress)而在本领域中出现故障的集成电路器件的困难及所需要的大量资金投入强烈需要检查有关抗ESD和电过载(EOS)的强度的集成电路布局的自动方法。在Bass等人的美国专利6086627中，描述了一种自动的ESD保护电平检验的方法。通过首先识别芯片焊垫、I/O单元和ESD保护器件来检验该设计。检查这些结构之间的连接。收缩ESD保护器件和芯片焊垫及I/O单元之间的导线，以使不适当的连接断开并在随后的检查时发现这些不适当的连接。最后，检查与保护环的连接。以类似的方式检查功率轨道(power rail)。检验金属线是否比最小宽度宽，并检查通孔的阻值是否超过了最大容许的阻值。检查设计水平之间的物理间距，并使二极管区与电源故障单元区作比较。该程序还检查了电源线和地线的宽度。除了许多故障，在整个芯片区上尤其未检测到由ESD或扩散之间的极限间距引起的缓冲器晶体管缺陷。由于ESD损伤不仅会出现在保护中，而且也出现在保护区外，所以不能确定是否能够避免由于ESD故障而引起的重新设计。本专利技术的通常意图在于开发和设计其为CMOS类的CMOS电路块的ESD检查工具，以便与所有的CMOS工艺一起工作。该工具目的在于在完成新芯片设计之前检查有效的线路，由此使新芯片设计的ESD故障风险最小化。详细地，该工具意指使临界的布局突出，即，在设计时的临界地点，且没有提出或提议改善或重新设计。换句话说，将检查所有的结构。虽然将结合或连接防ESD的元件，但ESD问题仍会出现，因为仅逐一检查了防ESD元件且它们并没有在它们一起工作的系统中。因此，本专利技术的目的在于提供一种用于检查集成电路静电放电强度的方法和计算机程序产品，以使整个布局的ESD故障的风险最小化。根据本专利技术的另一个具体的目的在于包括在电路中晶体管布局的检查。该问题通过具有根据方法权利要求特征的用于检查集成电路静电放电强度的方法来解决。实质上，用于检查根据本专利技术的集成电路静电放电强度的方法包括以下步骤1.识别集成电路布局中的焊垫。2.对于每个焊垫，识别连接该焊垫的扩散。3.检查连接焊垫的每个扩散是否满足在连接焊垫的扩散和邻接的扩散之间的最小间距。4.如果不满足，则生成输出，尤其是报告。5.对于所有识别的扩散，重复上述的步骤3和4。根据本专利技术的计算机程序产品可装载到计算机的内部存储器中，并包括当所述的产品在计算机上运行时执行以上提到的检查集成电路静电放电强度的方法步骤的软件代码部分。存储在计算机可用介质上的根据本专利技术的计算机程序产品，包括用于引起计算机识别所述集成电路布局中的焊垫的计算机可读程序装置、对于所述焊垫用于引起计算机识别连接所述焊垫的任意扩散的计算机可读程序装置、用于引起计算机检查所述扩散是否满足所述扩散和邻接扩散之间的最小间距的计算机可读程序装置、尤其是如果所述检查的结果为负时用于引起计算机生成输出或报告的计算机可读程序装置、以及用于引起计算机检查其它识别的扩散是否满足所述最小间距且尤其是如果所述检查的结果为负时生成输出或报告的计算机可读程序装置。根据本专利技术的方法可包括以下进一步的步骤1.对于每个焊垫，将识别连接焊垫的热节点(hot node)。2.将由布局中提取连接焊垫到热节点的金属连接的宽度和长度。3.将由宽度、长度和工艺特定值计算ESD电压。4.将检查计算出的ESD电压是否比最小的ESD电压大。5.如果不大于最小的ESD电压，则生成输出。6.对于将识别的热节点连接到焊垫的金属连接，将重复上述的步骤2至5。对于给定的结构VESD′，ESD电压为VESD′＝jfail*W*R-VH其中jfail为故障时的电流密度，W是晶体管宽度，R是由电阻率、宽度和长度计算出的串联电阻，且VH是吸持电压(holding voltage)。在本专利技术的另一实施例中，另外将检查是否观察到了预定的电值或预定的材料特性。在本专利技术的再一实施例中，对于检查将把必要的工艺特定值和结构存储在技术文件中并从技术文件中取得或将以任何其它形式对检查员可得到的。有利地，将由技术文件中获得两个扩散之间的最小间距、最小ESD电压、故障时的电流密度、晶体管宽度、电阻率和吸持电压的值。在本专利技术的又一实施例中，确定观察到了要检查的电路中的第一设计规则。该规则定义了缓冲器电路的所有第一类型晶体管的宽度和第二类型晶体管宽度之间的比应当小于预定值。在本专利技术的另一实施例中，确定观察到了要检查的电路中的第二规则。根据该规则，搜寻连接两个电源的晶体管并检查是否满足VESD＜jfail*W*R-VH。VESD是最大的容许ESD电压，jfail是故障时的电流密度，W是晶体管的宽度，R是串联电阻，且VH是吸持电压。在本专利技术的再一实施例中，确定观察到了要检查的电路中的第三规则。该第三规则应当确定不存在晶体管栅极与电源线或电源焊垫的低阻抗连接。在本专利技术的又一实施例中，确定观察到了要检查的电路中的第四设计规则。根据该第四规则，对连接热节点的扩散的类型进行搜索并检查是否保持了在该类型的两个扩散之间的最小间距。如权利要求清楚可见的，存在若干本专利技术的又一实施例，其中确定观察到了许多的其它规则。根据第五规则，经由导向供电/电源焊垫的路径进行最大电流密度的检查。而且，检查电流密度是否比流入电路块的最差情况下的ESD电流小。而且，可以标记集成电路的“非检查区层”(ok层)，以避免检查该芯片区。根据第六规则，调查设计在芯片的ESD临界区中是否存在任何90°角。同样，当发现了非直多边形边缘时可检测角。根据第七规则，关于ESD临界设计，调查了集成电路中的晶体管连接的间距。根据第八规则，调查了触点和层之间是否保持了预定的最小间距。最后，根据第九规则，将检查晶体管的接触阵列的触点是否以正确方法放置。该方法独立检查具有ESD相关规则的整个设计是否是通过定义的保护器件。随后，还参考附图阐释了本专利技术。附图显示了要检查的多个电路图，特别示出附图说明图1是具有连接两个热节点的电压缓冲器的电路图；图2是具有连接两个热节点的n-MOS晶体管的电路图；图3a是具有其栅极连接到VDD的n-MOS晶体管的电路图；图3b是具有其栅极连接到VSS的p-MOS晶体管的电路图；图3c是具有其栅极连接到VSS的n-MOS晶体管的电路图；图3d是具有其栅极连接到VDD的p-MOS晶体管的电路图；图4是没有保护带的MOS晶体管的结构；图5是具有单个保护带的MOS晶体管的结构；图6是具有双保护带的MOS晶体管的结构；图7是晶体管的电流传送扩散的金属连接的布局图；图8是触本文档来自技高网...

【技术保护点】
一种检查集成电路的静电放电强度的方法，包括以下步骤：（ａ）识别所述集成电路的布局中的焊垫，（ｂ）对于所述焊垫，识别连接所述焊垫的任何扩散，（ｃ）检查每个所述扩散是否满足在所述扩散和邻接扩散之间的最小间距，（ｄ）生成输出或报告，尤其是如果所述检查的结果为负时，以及（ｅ）对于其它被识别的扩散重复步骤（ｃ）和（ｄ）。

【技术特征摘要】
EP 2002-9-5 02102311.41.一种检查集成电路的静电放电强度的方法，包括以下步骤(a)识别所述集成电路的布局中的焊垫，(b)对于所述焊垫，识别连接所述焊垫的任何扩散，(c)检查每个所述扩散是否满足在所述扩散和邻接扩散之间的最小间距，(d)生成输出或报告，尤其是如果所述检查的结果为负时，以及(e)对于其它被识别的扩散重复步骤(c)和(d)。2.根据权利要求1的方法，还包括(a)对于焊垫，识别连接所述焊垫的任何热节点，(b)从布局中提取连接所述焊垫到每个所述被识别的热节点的导体的宽度和长度，(c)根据所述导体的宽度和长度以及具体的工艺值计算出ESD电压，(d)检查所述计算出的ESD电压是否大于预定的最小ESD电压，(e)生成输出或报告，尤其是如果所述的检查结果为负时，以及(f)对于连接被识别的热节点到所述焊垫的其它导体重复步骤(b)至(e)。3.根据权利要求2的方法，其中选择预定的最小ESD电压为jfail*W*R-VH，其中jfail是故障时的电流密度，W是晶体管宽度，R是根据电阻率、宽度和长度计算出的串联电阻，且VH是吸持电压。4.根据前述任意一项权利要求的方法，还包括检查预定值是否超过预定的电值和/或材料特性。5.根据前述任意一项权利要求的方法，其中从技术文件中获得工艺特定值和/或特性。6.根据权利要求5的方法，其中在两个扩散之间的最小间距、预定的最小ESD电压、故障时的电流密度、晶体管宽度、电阻率和吸持电压的值从技术文件获得。7.根据前述任意一项权利要求的方法，还包括检查在电路的第一类型晶体管的宽度和第二类型晶体管的宽度之间的比是否小于预定的或定义的值，至少如果不小，则生成输出。8.根据前述任意...

【专利技术属性】
技术研发人员：W坎珀，Z姆尔卡里卡，T凯勒，D托门，JC赖纳，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]