总线转换电路制造技术

总线转换电路，由ＶＭＥ规范可以知道，ＶＭＥ系统中的插板根据其功能可分为四种类型：系统控制板、ＣＰＵ板、存储器板和输入／输出板。每个ＶＭＥ系统必须有一块系统控制板。本发明专利技术总线转换电路，所述的电路结构为基于ＰＣ１０４总线的子、母板结构，包括ＰＣ１０４总线的微处理器（ＣＰＵ）的电路，所述的电路采用大规模可编程逻辑器件（ＣＰＬＤ），编程构成专用电路，包括译码及时序逻辑控制电路，ＶＭＥ总线时序生成电路，ＶＸＩ总线数据／地址空间扩展电路，ＶＸＩ寄存器电路，ＶＸＩ扩展组件，由数据传输总线（ＤＴＢ）、ＤＴＢ仲裁总线、优先中断总线和实用总线４组总线完成ＰＣ１０４总线到ＶＸＩ总线时序的转换，实现ＰＣ１０４总线对ＶＸＩ总线的控制。本发明专利技术用作ＰＣ１０４总线的ＶＸＩ总线接口电路。

【技术实现步骤摘要】

本专利技术涉及一种总线之间的转换电路，特别是一种基于PC104总线的VXI转换电路。
技术介绍
由VME规范可以知道，VME系统中的插板根据其功能可分为四种类型系统控制板、CPU板、存储器板和输入/输出板。每个VME系统必须有一块系统控制板，VME系统控制板的功能在VXI总线中由零槽控制器完成。
技术实现思路
本专利技术的目的是提供一种基于PC104总线的VXI总线接口电路，实现给用户的系统升级和扩展功能提供最大便利，降低用户在模块升级时的重复投资，消除用户使用内嵌式控制器方案的顾虑。上述的目的通过以下的技术方案实现总线转换电路，所述的电路结构为基于PC104总线的子、母板结构，包括PC104总线的微处理器(CPU)的电路，所述的电路采用大规模可编程逻辑器件(CPLD)，包括译码及时序逻辑控制电路，VME总线时序生成电路，VXI总线数据/地址空间扩展电路，VXI寄存器电路，VXI扩展组件，由数据传输总线(DTB)、DTB仲裁总线、优先中断总线和实用总线4组总线完成PC104总线到VXI总线时序的转换，实现PC104总线对VXI总线的控制。上述的总线转换电路，所述的VME总线时序生成电路包括数据传输模块、总线定时模块、DTB总线仲裁模块、总线中断模块；所述的微处理器选用德国产的工业级PC104计算机模块MOPSLcd4。上述的总线转换电路，所述的VXI寄存器电路包括VXI总线组态寄存器和通讯寄存器。上述的总线转换电路，所述的VXI扩展组件包括MODID线、TTLTRG线和CLK10线。这个技术方案有以下有益效果1.为了给用户的系统升级和扩展功能提供最大便利，降低用户在模块升级时的重复投资，消除用户使用内嵌式控制器方案的顾虑，本设计采用基于PC104总线的子、母板结构，选用德国产的工业级PC104计算机模块MOPSLcd4作为CPU模块，自行设计了“基于PC104总线的VXI总线接口电路”。并用大规模可编程逻辑器件CPLD编程设计成专用电路，完成PC104总线到VXI总线时序的转换，实现PC104总线对VXI总线的控制。本专用电路是内嵌式零槽控制器的硬件核心。VXI总线系统是一种高性能的模块化仪器系统，像传统的自动测试系统一样，该系统必须有系统控制器才能够正常工作，内嵌式控制器是常用的VXI总线系统控制器之一，由于插在VXI主机箱的零号槽，兼有VXI总线系统的零槽功能和资源管理能力，因此也称为内嵌式零槽资源管理器。2.该电路利用总线数据有效线DS*控制，起动计数器定时。当计数器计满溢出则产生BERR*信号送给VXI总线及本地控制单元，指示总线出错。如其间返回DTACK*信号，主模块使DS0*和DS1*变为高电平，电路中逻辑使计数器复位。从图3可以看出，在设计中引进了SYSCLK系统时钟完成定时。MBUS为低时表示有总线控制权，只有在占用总线的情况下，才能起动该定时器。它为高时表示没有总线控制权，定时计数器复位，总线定时由其它超时监测器完成。具体电路通过CPLD实现。3.本专利技术的VME的仲裁系统可防止两个以上主模块同时使用DTB。当多个主模块通过DTB仲裁总线申请DTB的使用权时，由VME仲裁系统对这些申请进行安排协调，完成DTB控制权的转移，优化DTB使用。零槽控制器应具备DTB仲裁功能。当请求模块所在板上的主模块或中断管理模块要求使用DTB时，这个请求模块驱动BRx*的一根线向仲裁模块发出DTB请求信号。收到信号后，系统控制板上的仲裁模块把仲裁结果通过四条连接成菊花链状的总线允许线BG0IN*-BG3IN*和BG0OUT*-BG3OUT*通知被授权使用DTB的模块。每个发出BRn信号的请求模块驱动对应级别的BGnOUT*线为“假”，并监视BGnIN*线，当该线变“真”时说明请求得到允许，该模块驱动BBSY*线，表示DTB线已经被占用。当使用结束后，请求模块释放BBSY*线，并驱动BGnOUT*线为“真”，交出DTB使用权。BCLR*线由仲裁模块驱动，用于中断现行周期，原因是有更高级别的DTB请求发生。从电路可以看出，进行总线申请仲裁是有前提的，即总线不能处于复位状态和忙状态。在忙状态下进行仲裁，必须先通过BCLR*进行总线清除。具体电路通过CPLD实现。4.本专利技术包括总线中断电路，分为总线中断申请模块和总线中断处理模块，中断申请模块可以在优先中断线上产生请求信号，并在中断管理模块认可下提供状态信息。中断处理模块则检测中断线的申请，并通过中断响应读取中断模块的状态信息。VME总线有中断线IRQ[1-7]，每个模块可以通过程控占用其中的一根。INTEN作为中断有效使能，并通过打开中断向量缓冲器，发出IRQX信号，请求总线中断。中断认可电路是靠IACKI信号为真，控制地址V[3∶1]与送出的中断向量值IA[3∶1]比较而实现的。IADB则作为中断认可输出，控制中断状态字的输出。在VXI规范中，中断分为响应中断和事件中断，并由异步控制命令进行选择，中断器也可以通过中断屏蔽寄存器进行控制，以使某些状态失去中断能力。在中断响应周期，中断器首先通过中断菊花链判断是否为自己的响应，经过认可，中断模件将中断状态字伴随逻辑地址发给总线控制器。5.本专利技术能将数据DS0*和DS1*有效合成由于选用基于Intel系列CPU设计的PC104嵌入式计算机，本地计算机总线是同步总线，靠读、写信号完成同步，而VXI总线是异步总线，应答过程中靠AS*、DS0*、DS1*及WRITE*信号与DTACK*完成，这样就需要完成两种不同总线之间的相互转换，由于两种总线的数据和地址线宽度也不相同，采用同步总线多周期操作合成异步中线的方法，形象地说即是“以时间换空间”。关于数据、地址扩展将在后面介绍。数据有效信号DS0*和DS1*的合成方法见图6。具体电路通过CPLD实现。6.本专利技术完成了基于PC104总线的VXI总线数据/地址空间扩展，由于两种总线的数据和地址线宽度也不相同，PC104总线有16位数据线和24位地址线，而VXI总线有32位数据线和32位地址线。在此，本设计采用同步总线多周期操作合成异步总线的方法，解决空间不足和时序变换。美中不足的是这在一定程度上降低了系统的速度，好在计算机有足够高的速度，仍可满足需要。扩展资源设计7.本专利技术提供了VXI扩展组件即资源设计主要包括MODID、TTLTRG和CLK10的设计，其中MODID模块识别线可以通过特有的物理位置或插槽来识别逻辑。这些线源于VXI总线零号槽模块，P2连接器上的12个脚，分别送至1号槽至12号槽模块P2连接器的A31引脚上。在一个配置齐全的VXI系统中，零号槽与其它槽之间分别有12根MODID线相连，并且零号槽还有自己的MODID线。MODID的用途(1)检测各插槽中模块是否存在，即使被检测的模块已有故障。(2)识别一个特定器件的物理位置(插槽号)。(3)用指示灯或其它方法指出模块的实际物理位置。符合上述规范的MODID电路如图8所示。MODID线通过一个缓冲器和CPU的数据线相连，CPU可以对MODIDXX线直接读写。缓冲器的读写控制由译码及时序逻辑控制电路产生。该电路也通过CPLD实现。8.本专利技术提供了TTLTRG和ECL触发功能TTLTRG*触发线是用于模块之间通讯的、集本文档来自技高网...

【技术保护点】
一种总线转换电路，所述的电路结构为基于ＰＣ１０４总线的子、母板结构，包括ＰＣ１０４总线的微处理器（ＣＰＵ）的电路，其特征是：所述的电路采用大规模可编程逻辑器件（ＣＰＬＤ），包括译码及时序逻辑控制电路，ＶＭＥ总线时序生成电路，ＶＸＩ总线数据／地址空间扩展电路，ＶＸＩ寄存器电路，ＶＸＩ扩展组件，由数据传输总线（ＤＴＢ）、ＤＴＢ仲裁总线、优先中断总线和实用总线４组总线完成ＰＣ１０４总线到ＶＸＩ总线时序的转换，实现ＰＣ１０４总线对ＶＸＩ总线的控制。

【技术特征摘要】
1.一种总线转换电路，所述的电路结构为基于PC104总线的子、母板结构，包括PC104总线的微处理器(CPU)的电路，其特征是所述的电路采用大规模可编程逻辑器件(CPLD)，包括译码及时序逻辑控制电路，VME总线时序生成电路，VXI总线数据/地址空间扩展电路，VXI寄存器电路，VXI扩展组件，由数据传输总线(DTB)、DTB仲裁总线、优先中断总线和实用总线4组总线完成PC104总线到VXI总线时序的转换...

【专利技术属性】
技术研发人员：林海军，张旭，张礼勇，
申请(专利权)人：哈尔滨理工大学，
类型：发明
国别省市：93[中国|哈尔滨]