具有带嵌入式CPU的存储器控制器的数据存储系统技术方案

一种存储器系统包括存储器组、与包交换网络的接口以及存储器控制器。存储器系统适于通过接口接收基于包的命令以访问存储器组。存储器控制器适于执行存储器组的初始化和配置周期。在存储器控制器中包括适于执行计算机可执行指令的嵌入式中央处理单元（ＣＰＵ）。存储器控制器适于处理基于包的命令。

【技术实现步骤摘要】
【国外来华专利技术】具有带嵌入式CPU的存储器控制器的数据存储系统
5 本专利技术涉及数据存储系统，尤其涉及具有高速缓冲存储器控制器的数据存储系统。
技术介绍
由几个因素推动了对高性能、高容量信息技术系统的需求。在许 10多产业中，关键信息技术应用需要优良的服务水平。同时，随着越来 越多的用户要求适时访问数量巨大且稳定增长的、包括高质量多媒体 内容的数据，世界正在经历信息爆炸。用户还要求信息技术方案保护 数据并在苛刻的条件下以最小的数据损失执行。并且所有类型的计算 系统不仅正在适应更多的数据而且还变得越来越互连接，这使得交换 15 的数据量以几何速率增长。服务于要求，网络计算机系统通常包括多个地理上分离的或分布 的计算机节点，这些节点被配置成经由一个或多个网络通信介质相互 通信和互连接。 一个传统类型的网络计算机系统包括网络存储子系 统，网络存储子系统被配置成在网络上提供一个集中的场所以将数据 20 存储在场所或者从场所取得数据。通过在网络中使用这种存储子系 统，可以有利地将许多网络数据存储管理和控制功能集中在子系统 上，而不是分布在网络节点中。由商品名称Symmetri,下的主题应用的受让人(以下称为受让 人)生产和销售的一种类型的传统网络存储子系统(以下称为受 25 让人的传统存储系统)包括一组被配置为一个或多个磁盘阵列的大 容量存储磁盘装置。磁盘系统由连接到子系统中共享的高速缓冲存储 器资源的磁盘控制器(统称为后端控制器Z引导器)来控制。高 速缓冲存储器资源还连接到多个主控制器(统称为前端控制器/ 引导器)。磁盘控制器连接到各自的磁盘适配器，此外，磁盘适配器 将磁盘控制器连接到磁盘装置。类似地，主控制器连接到相应主通道 适配器，此外，主通道适配器将主控制器经由通道输入/输出(1/0)端口连接到网络通信通道(例如，基于SCSI、企业系统连接(ESCON) 5或者基于光纤通路(FC)的通信通道)，网络通信通道将存储子系统连接到子系统之外的计算机网络中的计算机节点(统称为主计算机 节点或主机)。在受让人的传统存储系统中，共享的高速缓冲存储器资源包括相对大量的动态随机访问存储器(DRAM) ， DRAM被划分成多个高速缓冲存 io 储区域。此外，每个高速缓冲存储区域可包括各自的存储器阵列和各 自的存储区域I/0控制器对。包括在各自的存储区域内的存储器阵列 可被配置成多组DRAM器件(每一这样的组包括多个64、 128或256兆位 DRAM集成电路芯片)，这些DR認器件组经由多个各自的命令和数据接 口组与各自的存储区域的I/0控制器连接。 15 各存储区域中的I/0控制器基于从主机和磁盘控制器接收到的命 令在各自的存储区域中进行相对高水平的控制和存储器访问功能。例 如，基于从主机和磁盘控制器接收到的命令，各存储区域中的每个1/0 控制器可利用区域中的其它I/0控制器进行仲裁操作以确保只允许区域中的一个i/o控制器在任意给定的时间有效访问/控制存储器阵列。20另外，各存储区域中的每个I/0控制器可进行地址解码操作，由此作为从主机控制器或磁盘控制器到i/o控制器的存储器访问请求(例如，存储器读或写请求)一部分的、由主机控制器或磁盘控制器提供给1/0控制器的存储器地址可被i/o控制器解码为存储区域的存储器阵列中的物理地址，物理地址对应于由主控制器或磁盘控制器提供的所述地 25址。此外，各存储区域中的I/0控制器的其它功能包括在各区域中的 存储器阵列中来回移动的数据的临时存储和传送同步以及下面要更 充分说明的可能在存储器阵列中出现的错误情况的处理。相反地，各存储区域中的命令和数据接口基于从I/0控制器接收 到的命令(例如，经由将I/0控制器连接到接口的命令/控制信号总线)在各存储区域中进行相对低水平的控制和存储器访问功能。例如，响 应于从I/0控制器提供给接口的存储器访问请求，这些接口可提供适 当的芯片选择、时钟同步、存储器寻址、数据传送、存储器控制/管 理以及时钟使能信号给存储器阵列中的存储器装置，这允许所请求的 5 存储器访问发生。当存储器阵列遇到错误情况时，命令和数据接口可检测错误情况 的出现并且可以将这种现象报告给当前正在有效访问/控制存储器阵 列的l/0控制器(以下称为有效I/0控制器)。命令和数据接口可以 检测和报告的典型错误情况包括由命令/控制信号总线发送的值中的 10 奇偶校验错误的出现、所请求的受控存储器访问在预定的超时时 间段内没有完成等。在传统系统中，1/0控制器具有有限的或者没有计算智能并且具有有限的或者没有可编程性，这使得大多数或全部复杂的或可编程的 操作由存储区域外的处理器来执行。此外，在传统系统中，存储区域 15 之外的处理器监视区域的存储器阵列和I/0控制器的状态并旦在存储 器阵列上进行常规的维护/服务。
技术实现思路
在本专利技术的一个方面，数据存储系统包括适于连接到主计算机/ 20 服务器的第一引导器、适于连接到磁盘驱动器组的第二引导器以及逻 辑上位于所述第一和第二引导器之间的并且所述第一和第二引导 器之间通信的高速缓冲存储器。所述高速缓冲存储器包括具有嵌入式 中央处理单元(CPU)的存储器控制器，存储器控制器适于执行计算机 可执行指令。25 在本专利技术的另一个方面，存储器系统包括存储器组、与包交换网络的接口以及存储器控制器。存储器系统适于通过所述接口接收基于 包的命令以访问所述存储器组。所述存储器控制器适于执行所述存储 器组的初始化和配置周期。在所述存储器控制器中包括嵌入式中央处 理单元(CPU)，嵌入式中央处理单元适于执行计算机可执行指令。所述存储器控制器适于处理所述基于包的命令。在本专利技术的另一个方面，存储器控制器包括适于执行存储器的初 始化和配置周期的逻辑、适于执行计算机可执行指令的嵌入式中央处 理单元(CPU)以及适于访问存储器的接口。所述嵌入式CPU适于根据所 5 述计算机可执行指令访问所述存储器。所述存储器控制器适于独立于 所述嵌入式CPU的处理，响应来自所述存储器控制器外部的引导，访 问所述存储器。本专利技术的一个或多个实施例可提供以下优点中的一个或多个。 可以由数据存储系统的全局存储器的存储器控制器中的嵌入式 10 中央处理单元(CPU)来实现对全局存储器的低延迟访问。可以在比由所述存储器控制器之外的CPU所需的时间短的时间内由嵌入式CPU执行多个存储器操作。在没有嵌入式CPU的情况下，需要由存储器控制器之外的CPU处理的复杂处理任务可以由存储器控制器本身来执行。存储器控制器之外15 的其它CPU例如数据存储系统的引导器上的CPU等可以将复杂的处理 任务转给具有嵌入式CPU的存储器控制器。全局存储器和存储器控制器的监视和维护/服务可以由嵌入式CPU来执行。嵌入式CPU在存储器控制器内可以是部分或完全任选的，使得存20 储器控制器对没有嵌入式CPU的全部或许多必要的存储器控制器操作可以是充分可用的。嵌入式CPU可以具有可编程的优先级，使得当根据嵌入式CPU正在 执行的任务对全局存储器进行仲裁时可以对CPU操作给予不同的优先级。25 如果同一操作需要由各自的不同的多个存储器控制器控制的多个存储区域来完成，则可以将消息广播给存储器控制器内的所有嵌入式CPU，使得每个存储器控制器可以与其它嵌本文档来自技高网...

【技术保护点】
数据存储系统，包括：适于连接到主计算机／服务器的第一引导器；适于连接到磁盘驱动器组的第二引导器；以及逻辑上位于所述第一和第二引导器之间并且在所述第一和第二引导器之间通信的高速缓冲存储器，其中所述高速缓冲存储器包括具有嵌入式中央处理单元ＣＰＵ的存储器控制器，存储器控制器适于执行计算机可执行指令。

【技术特征摘要】
【国外来华专利技术】US 2005-4-13 11/105,2651.数据存储系统，包括适于连接到主计算机/服务器的第一引导器；适于连接到磁盘驱动器组的第二引导器；以及逻辑上位于所述第一和第二引导器之间并且在所述第一和第二引导器之间通信的高速缓冲存储器，其中所述高速缓冲存储器包括具有嵌入式中央处理单元CPU的存储器控制器，存储器控制器适于执行计算机可执行指令。2. 根据权利要求1的数据存储系统，其特征在于，还包括 连接所述第一和第二引导器以及所述高速缓冲存储器的包交换网络，其中可以在所述包交换网络上将存储器命令发送到所述存储器 控制器。3. 根据权利要求l的数据存储系统，其特征在于，所述嵌入式CPU适于响应来自所述第一引导器的存储器命令访问所述高速缓冲存储 器。4. 根据权利要求l的数据存储系统，其特征在于，所述嵌入式CPU 适于响应来自所述第二引导器的存储器命令访问所述高速缓冲存储 器。5. 根据权利要求l的数据存储系统，其特征在于，所述存储器控 20制器适于独立于所述嵌入式CPU的处理，响应来自所述高速缓冲存储器外部的存储器命令，访问所述高速缓冲存储器。6. 根据权利要求l的数据存储系统，其特征在于，所述嵌入式CPU 适于根据计算机可执行指令访问所述高速缓冲存储器，所述计算机可 执行指令存储在所述高速缓冲存储器中。7.根据权利要求l的数据存储系统，其特征在于，所述嵌入式CPU具有内部存储器，并且适于根据计算机可执行指令访问所述高速缓冲 存储器，所述计算机可执行指令存储在所述CPU的所述内部存储器中。8.根据权利要求l的数据存储系统，其特征在于，所述存储器控 制器还包括与包交换网络的接口。9. 根据权利要求l的数据存储系统，其特征在于，所述嵌入式CPU 还包括适于处理被引导到所述嵌入式CPU的消息的消息引擎。10. 根据权利要求l的数据存储系统，其特征在于，所述嵌入式 CPU还包括与所述高速缓冲存储器的接口 。11.存储器系统，包括存储器组；与包交换网络的接口，所述存储器系统适...

【专利技术属性】
技术研发人员：BK坎贝尔，BD马格努森，O波拉特，DL谢菲，C柯里，
申请(专利权)人：伊姆西公司，
类型：发明
国别省市：US[美国]