灵敏放大器、灵敏放大器的控制方法及存储器技术

本发明专利技术涉及一种灵敏放大器、灵敏放大器的控制方法及存储器。该灵敏放大器包括：第一电源输入端、第二电源输入端、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管。该灵敏放大器工作时，通过向所述五个开关管分别输出合适的时序逻辑信号，控制所述五个开关管的开与关，可以消除由于第一NMOS管与第二NMOS管的阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，使得灵敏放大器能够快速有效地放大信号，解决感测裕度不足的问题。解决感测裕度不足的问题。解决感测裕度不足的问题。

【技术实现步骤摘要】
灵敏放大器、灵敏放大器的控制方法及存储器


[0001]本专利技术涉及半导体存储器
，特别是涉及一种灵敏放大器、灵敏放大器的控制方法及存储器。

技术介绍

[0002]存储器装置当中的动态随机存取存储器(DRAM)以通过向存储单元写入和读取数据的方式进行操作，存储单元连接至位线(BL)和互补位线(BLB)。灵敏放大器被广泛应用于各种存储器装置中，当应用于动态随机存取存储器中时，在合适的时间点下开启灵敏放大器，可以放大位线与互补位线之间的微弱电压差，从而使得存储单元中存储的数据可以被正确地读出。
[0003]目前，由于DRAM的电源电压在不断降低、器件尺寸也在不断缩小，传统灵敏放大器的感测裕度(sensing margin)变得越来越小，同时，由于构成灵敏放大器的器件可能由于工艺变化、温度等而具有不同阈值电压，不同器件之间存在阈值电压失配，而阈值电压失配会引起失配噪声(offset noise)；感测裕度越来越小及存在失配噪声均会容易引起感测裕度不足的问题，使得灵敏放大器不能快速有效地放大信号，进而降低DRAM的性能。

技术实现思路

[0004]基于此，有必要提供一种可消除灵敏放大器由于阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，能够解决感测裕度过小问题的灵敏放大器、灵敏放大器的控制方法及存储器。
[0005]为了实现上述目的，一方面，本申请提供一种灵敏放大器，包括：第一电源输入端、第二电源输入端、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管；其中，
[0006]所述第一PMOS管的源极及所述第二PMOS管的源极与所述灵敏放大器的第一电源输入端相连接；所述第一PMOS管的漏极及所述第二PMOS管的栅极均与读出位线相连接；所述第一PMOS管的栅极及所述第二PMOS管的漏极与互补读出位线相连接；
[0007]所述第一开关管的第一端与所述读出位线相连接，第二端与所述互补读出位线相连接，控制端与均衡控制信号相连接；
[0008]所述第二开关管的第一端与所述互补位线相连接，第二端与所述读出位线相连接，控制端与第一控制信号相连接；
[0009]所述第三开关管的第一端与位线相连接，第二端与所述互补读出位线相连接，控制端与第二控制信号相连接；
[0010]所述第四开关管的第一端与所述读出位线相连接，第二端与所述第一NMOS管的漏极相连接，控制端与第三控制信号相连接；
[0011]所述第五开关管的第一端与所述互补读出位线相连接，第二端与所述第二NMOS管的漏极相连接，控制端与第四控制信号相连接；
[0012]所述第一NMOS管的源极及所述第二NMOS管的源极与所述灵敏放大器的第二电源输入端相连接；所述第一NMOS管的栅极与所述位线相连接，所述第二NMOS管的栅极与所述互补位线相连接。
[0013]上述实施例中的灵敏放大器包括五个开关管、一对NMOS管、一对PMOS管，灵敏放大器工作时，通过向所述五个开关管分别输出合适的时序逻辑信号，控制所述五个开关管的开与关，可以消除阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，解决感测裕度过小的问题，使得灵敏放大器能够快速有效地放大信号。
[0014]在其中一个实施例中，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管均为NMOS管；所述第一开关管的第一端、所述第二开关管的第一端、所述第三开关管的第一端、所述第四开关管的第一端及所述第五开关管的第一端均为NMOS管的漏极，所述第一开关管的第二端、所述第二开关管的第二端、所述第三开关管的第二端、所述第四开关管的第二端及所述第五开关管的第二端均为NMOS管的源极，所述第一开关管的控制端、所述第二开关管的控制端、所述第三开关管的控制端、所述第四开关管的控制端及所述第五开关管的控制端均为NMOS管的栅极。
[0015]在其中一个实施例中，所述灵敏放大器通过开关单元与储能单元相连接。
[0016]在其中一个实施例中，所述开关单元包括第六开关管，所述第六开关管的控制端与字线相连接，所述第六开关管的第一端与所述储能单元相连接，所述第六开关管的第二端与所述位线相连接。
[0017]在其中一个实施例中，所述储能单元的一端与一施加电压相连接，另一端与所述第六开关管的第一端相连接。
[0018]在其中一个实施例中，所述施加电压为电源电压的一半。
[0019]在其中一个实施例中，所述储能单元包括储能电容。
[0020]在其中一个实施例中，所述第六开关管包括NMOS管，所述第六开关管的漏极为所述第六开关管的第一端，所述第六开关管的源极为所述第六开关管的第二端，所述第六开关管的栅极为所述第六开关管的控制端。
[0021]在其中一个实施例中，还包括第七开关管，所述第七开关管的第一端与位线预充电压相连接，所述第七开关管的第二端与所述互补读出位线相连接，所述第七开关管的控制端与位线均衡电压相连接。
[0022]在其中一个实施例中，所述第七开关管包括NMOS管，所述第七开关管的漏极为所述第七开关管的第一端，所述第七开关管的源极为所述第七开关管的第二端，所述第七开关管的栅极为所述第七开关管的控制端。
[0023]本申请还提供一种上述任一实施例中所述的灵敏放大器的控制方法，所述控制方法依次包括预充电阶段、第一次失调补偿阶段、第二次失调补偿及电荷分享阶段、均衡化阶段、预感测阶段及恢复阶段；其中，
[0024]所述预充电阶段包括：使所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管均为开启状态，直至所述位线上的电压、所述互补位线上的电压、所述读出位线上的电压及所述互补读出位线上的电压均等于位线预充电压，以完成预充电；
[0025]所述第一次失调补偿阶段包括：使所述第一开关管、所述第三开关管及所述第四
开关管均处于开启状态，且所述第二开关管及所述第五开关管处于关闭状态，直至所述位线上的电压与所述读出位线上的电压相等，以完成第一次失调补偿；
[0026]所述第二次失调补偿及电荷分享包括：使所述第三开关管及所述第四开关管关闭，且所述第一开关管、所述第二开关管及所述第五开关管开启，直至所述互补读出位线上的电压与所述互补位线上的电压相等，且所述位线与存储单元完成电荷分享，以完成第二次失调补偿及电荷分享；
[0027]所述均衡化阶段包括：使所述第一开关管、所述第四开关管及所述第五开关管为开启状态，且所述第二开关管及所述第三开关管为关闭状态，直至所述读出位线上的电压与所述互补读出位线上的电压相等，以完成均衡化；
[0028]所述预感测阶段包括：使所述第四开关管及所述第五开关管为开启状态，且所述第一开关管、所述第二开关管及所述第三开关管为关闭状态，直至所述读出位线上的电压被拉至与所述第二电源输入端的电压相等，且所述互补读出位线上的电压被拉至与所述第一电源输入端的电压相等，或本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种灵敏放大器，其特征在于，包括：第一电源输入端、第二电源输入端、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管；其中，所述第一PMOS管的源极及所述第二PMOS管的源极与所述灵敏放大器的第一电源输入端相连接；所述第一PMOS管的漏极及所述第二PMOS管的栅极均与读出位线相连接；所述第一PMOS管的栅极及所述第二PMOS管的漏极与互补读出位线相连接；所述第一开关管的第一端与所述读出位线相连接，第二端与所述互补读出位线相连接，控制端与均衡控制信号相连接；所述第二开关管的第一端与所述互补位线相连接，第二端与所述读出位线相连接，控制端与第一控制信号相连接；所述第三开关管的第一端与位线相连接，第二端与所述互补读出位线相连接，控制端与第二控制信号相连接；所述第四开关管的第一端与所述读出位线相连接，第二端与所述第一NMOS管的漏极相连接，控制端与第三控制信号相连接；所述第五开关管的第一端与所述互补读出位线相连接，第二端与所述第二NMOS管的漏极相连接，控制端与第四控制信号相连接；所述第一NMOS管的源极及所述第二NMOS管的源极与所述灵敏放大器的第二电源输入端相连接；所述第一NMOS管的栅极与所述位线相连接，所述第二NMOS管的栅极与所述互补位线相连接。2.根据权利要求1所述的灵敏放大器，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管均为NMOS管；所述第一开关管的第一端、所述第二开关管的第一端、所述第三开关管的第一端、所述第四开关管的第一端及所述第五开关管的第一端均为NMOS管的漏极，所述第一开关管的第二端、所述第二开关管的第二端、所述第三开关管的第二端、所述第四开关管的第二端及所述第五开关管的第二端均为NMOS管的源极，所述第一开关管的控制端、所述第二开关管的控制端、所述第三开关管的控制端、所述第四开关管的控制端及所述第五开关管的控制端均为NMOS管的栅极。3.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器通过开关单元与储能单元相连接。4.根据权利要求3所述的灵敏放大器，其特征在于，所述开关单元包括第六开关管，所述第六开关管的控制端与字线相连接，所述第六开关管的第一端与所述储能单元相连接，所述第六开关管的第二端与所述位线相连接。5.根据权利要求4所述的灵敏放大器，其特征在于，所述储能单元的一端与一施加电压相连接，另一端与所述第六开关管的第一端相连接。6.根据权利要求5所述的灵敏放大器，其特征在于，所述施加电压为电源电压的一半。7.根据权利要求5所述的灵敏放大器，其特征在于，所述储能单元包括储能电容。8.根据权利要求4所述的灵敏放大器，其特征在于，所述第六开关管包括NMOS管，所述第六开关管的漏极为所述第六开关管的第一端，所述第六开关管的源极为所述第六开关管的第二端，所述第六开关管的栅极为所述第六开关管的控制端。9.根据权利要求1至8中任一项所述的灵敏放大器，其特征在于，还包括第七开关管，所
述第七开关管的第一端与位线预充电压相连接，所述第七开关管的第二端与所述互补读出位线相连接，所述第七开关管的控制端与位线均衡电压相连接。10.根据权利要求9所述的灵敏放大器，其特征在于，所述第七开关管包括NMOS管，所述第七开关管的漏极为所述第七开关管的第一端，所述第七开关管的源极为所述第七开关管的第二端，所述第七开关管的栅极为所述第七开关管的控制端。11.一种如权利要求1至10中任一项所述的灵敏放大器的控制方法，其特征在于，所述控制方法依次包括预充电阶段、第一次失调补偿阶段、第二次失调补偿及电荷分享阶段、均衡化阶段、预感测阶段及恢复阶段；其中，所述预充电阶段包括：使所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管均为开启状态，直至所述位线上的电压、所述互补位线上的电压、所述读出位线上的...

【专利技术属性】
技术研发人员：程伟杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：