具备静电保护能力的屏蔽栅沟槽MOSFET器件及制造方法技术

本发明专利技术涉及一种具备静电保护能力的屏蔽栅沟槽MOSFET器件及制造方法；方法包括：提供衬底，于衬底上表面形成外延层；在外延层上刻蚀得到第一沟槽和第二沟槽；于第一沟槽和第二沟槽之内形成第一介质层和第一多晶硅层；在第二沟槽之内形成屏蔽栅；沉积第二多晶硅层，第二多晶硅层包括填充于第二沟槽的上部区域的第二多晶硅层区块二和位于第一沟槽侧边的第二多晶硅层区块四；在第二沟槽旁侧形成体区；在体区的表层形成源区，同步的，在第二多晶硅层区块四上形成多个NPN结构的ESD保护二极管；本发明专利技术避免了现有技术中第一次多晶硅淀积进而形成台阶对形貌及器件可靠性的影响，对于现有技术具有重大进步。有技术具有重大进步。有技术具有重大进步。

【技术实现步骤摘要】
具备静电保护能力的屏蔽栅沟槽MOSFET器件及制造方法


[0001]本专利技术涉及MOSFET器件及其制造方法，具体涉及一种具备静电保护能力的屏蔽栅沟槽MOSFET器件及制造方法。

技术介绍

[0002]MOSFET的栅极和源极之间存在一层薄薄的栅氧化层，其在器件封装、运输、装配及使用过程中容易受到外来的意外高电压冲击，在栅极产生一个高电场，使得栅介质在高电场下发生绝缘击穿，从而使器件失效。因此在一些实际应用中，对MOSFET的栅极提供静电放电(ESD)的保护是必要的。通常的做法是，在MOSFET的栅极和源极之间并联二极管保护单元，当静电放电(ESD)产生的电压高于所述二极管的击穿电压时(所述二极管的击穿电压低于MOSFET的栅氧化层的击穿电压值)，二极管发生雪崩击穿，静电能量从二极管释放掉，从而避免了栅极和源极之间的栅氧化层受到破坏。为了降低电路板的尺寸及物料成本，通常将提供ESD保护功能的二极管集成于MOSFET器件中。
[0003]在申请号201910722915.6，名称为集成ESD保护的屏蔽栅沟槽MOSFET及制造方法的专利文献中，其MOSFET屏蔽栅的多晶硅，和形成MOSFET的ESD保护二极管的多晶硅，是同一层多晶硅(第一层多晶硅)，而形成MOSFET的栅极的多晶硅，是第二层多晶硅。但是，这篇专利文献所公开的方法具有很大缺陷，主要在于：
[0004]1.图1为现有技术中淀积氧化层的示意图。图2为氧化层刻蚀的示意图。图3为屏蔽栅与控制栅间氧化层形成的示意图。如图2所示，在氧化层刻蚀的时候，此时ESD保护区域的侧壁易形成氧化层残留。如果在回刻时加大刻蚀力度，可能导致屏蔽栅层间氧化层h1过小，而层间氧化层起到了对控制栅电极和屏蔽栅电极的隔离作用，若厚度不足或出现空洞，将对器件IGSS(栅源短路电流)产生不良影响。
[0005]2.如果为了解决上述的可能导致导致屏蔽栅层间氧化层h1过小的问题，可以考虑增加栅间氧化层厚度，这样会有两个结果A、trench深度h2不变，则栅极多晶硅h3减小，屏蔽效果差；B、栅极多晶硅h3保持不变，trench深度h2增加，则会影响器件BV(漏源击穿电压)/IDSS(饱和漏源电流)性能。
[0006]3.另一方面，采用第一层多晶硅制作屏蔽栅电极和ESD保护区域，总会在硅平台区域边缘由于刻蚀不净导致多晶硅残留，在版图上，则体现为条状，图4为多晶硅残留示意图。如图4所示，这样的残留在后续的工艺中易脱落，导致栅源短路，影响良率。

技术实现思路

[0007]针对现有技术的不足，本专利技术公开了一种具备静电保护能力的屏蔽栅沟槽MOSFET器件及制造方法。
[0008]本专利技术所采用的技术方案如下：
[0009]一种具备静电保护能力的屏蔽栅沟槽MOSFET器件的制作方法，包括；
[0010]步骤S1.提供衬底，于衬底上表面形成外延层；在外延层上刻蚀得到第一沟槽和第
二沟槽；
[0011]步骤S2.于第一沟槽和第二沟槽之内形成第一介质层和第一多晶硅层；且在第一沟槽和第二沟槽之内，第一多晶硅层的高度均低于第一沟槽和第二沟槽的顶端；第一介质层在外延层和第一多晶硅层之间；
[0012]步骤S3.回刻第二沟槽中的上部区域的第一介质层和第一多晶硅层，并在第二沟槽的下部区域的上表面生成顶部介质层，使得在下部区域的第一多晶硅层区块三被围住；之后生成第二多晶硅层，第二多晶硅层包括填充于第二沟槽的上部区域的第二多晶硅层区块二和位于第一沟槽侧边的第二多晶硅层区块四；
[0013]步骤S4.在第二沟槽旁侧形成体区；在体区的表层形成源区，同步的，在第二多晶硅层区块四上形成多个NPN结构的ESD保护二极管；
[0014]步骤S5.形成第二介质层；在第二介质层之上形成源极金属和栅极金属；在衬底下表面形成漏极金属。
[0015]其进一步的技术方案为，所述步骤S2包括：
[0016]步骤S21.于第一沟槽的内表面、第二沟槽的内表面及外延层的上表面形成第一介质层，在第一介质层之上沉积第一多晶硅层；去除位于外延层的上表面的第一介质层及位于外延层的上表面的第一多晶硅层，保留第一沟槽和第二沟槽之内的第一介质层和第一多晶硅层；
[0017]步骤S22.刻蚀除去位于第二沟槽内的上部区域的第一介质层和第一多晶硅层，留下第二沟槽内的下部区域的第一介质层区块三及第一多晶硅层区块三；在第二沟槽内沉积顶部介质层，顶部介质层和第一介质层区块三将第一多晶硅层区块三封闭包围。
[0018]其进一步的技术方案为，所述步骤S3包括：
[0019]步骤S31.在外延层的上表面以及第二沟槽的侧壁通过热氧化工艺形成氧化层；之后于外延层之上的氧化层的表面以及第二沟槽之内的氧化层之间形成第二多晶硅层；
[0020]步骤S32.使用掩膜层在第一沟槽旁侧的第二多晶硅层中保留第二多晶硅层区块一；在第二多晶硅层区块一以外的其他区域去除位于外延层的上表面的氧化层和位于外延层上方的第二多晶硅层；保留位于第二沟槽的侧壁的氧化层作为栅氧化层，对第二多晶硅层区块一的进行P型轻掺杂形成P型轻掺杂的第二多晶硅层区块四。
[0021]其进一步的技术方案为，在所述步骤S4中，在第二沟槽旁侧形成P型轻掺杂的体区；在体区的表层形成N型重掺杂的源区，同步的，在第二多晶硅层区块四中进行N型重掺杂形成多个NPN结构的ESD保护二极管。一种根据如上任一项所述的制作方法所制作的MOSFET器件，MOSFET器件包括衬底；衬底为N型；衬底之上形成N型的外延层；在外延层上具有第一沟槽和第二沟槽；
[0022]在第一沟槽的内壁有第一介质层区块一；在第一介质层区块一之间填充有第一多晶硅层区块一；且第一介质层区块一的上表面低于第一沟槽的顶面，第一介质层区块一位于第一多晶硅层区块一和外延层之间；第一多晶硅层区块一作为MOSFET器件的一个屏蔽栅；
[0023]在第二沟槽的下部区域有被第一介质层区块三及顶部介质层包围的第一多晶硅层区块三；在顶部介质层之上的上部区域的侧壁覆盖有栅氧化层，在栅氧化层之间填充有N型重掺杂的第二多晶硅层区块三；第二多晶硅层区块三作为MOSFET器件的控制栅极；
[0024]在第二沟槽的侧部设置有P型轻掺杂的体区；体区的表层之中形成N型重掺杂的源区；源区作为MOSFET器件的源极；
[0025]在第一沟槽的侧部有ESD保护二极管；ESD保护二极管的两端并联于MOSFET器件的一个屏蔽栅和源极；
[0026]在外延层以及形成于外延层中的各个结构的上表面覆盖有第二介质层；在第二介质层之上覆盖有源极金属和栅极金属；在衬底的下表面覆盖漏极金属。
[0027]其进一步的技术方案为，源极金属有三个端头，源极金属的第一端头和源极金属的第二端头穿过第二介质层连接至源区，源极金属的第三端头穿过第二介质层连接至ESD保护二极管的一端；栅极金属有两个端头；栅极金属的第一端头穿过第二介质层连接至第一多晶硅层区块一，栅极金属的第二端头连接至ESD保护二极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具备静电保护能力的屏蔽栅沟槽MOSFET器件的制作方法，其特征在于，包括；步骤S1.提供衬底(1)，于衬底(1)上表面形成外延层(2)；在外延层(2)上刻蚀得到第一沟槽(3)和第二沟槽(4)；步骤S2.于第一沟槽(3)和第二沟槽(4)之内形成第一介质层和第一多晶硅层；且在第一沟槽(3)和第二沟槽(4)之内，第一多晶硅层的高度均低于第一沟槽(3)和第二沟槽(4)的顶端；第一介质层在外延层(2)和第一多晶硅层之间；步骤S3.回刻第二沟槽(4)中的上部区域的第一介质层和第一多晶硅层，并在第二沟槽(4)的下部区域的上表面生成顶部介质层(405)，使得在下部区域的第一多晶硅层区块三(404)被围住；之后生成第二多晶硅层(6)，第二多晶硅层(6)包括填充于第二沟槽(4)的上部区域的第二多晶硅层区块二(602)和位于第一沟槽(3)侧边的第二多晶硅层区块四(701)；步骤S4.在第二沟槽(4)旁侧形成体区(8)；在体区(8)的表层形成源区(9)，同步的，在第二多晶硅层区块四(701)上形成多个NPN结构的ESD保护二极管；步骤S5.形成第二介质层(10)；在第二介质层(10)之上形成源极金属(11)和栅极金属(12)；在衬底(1)下表面形成漏极金属(13)。2.根据权利要求1所述的具备静电保护能力的屏蔽栅沟槽MOSFET器件的制作方法，其特征在于，所述步骤S2包括：步骤S21.于第一沟槽(3)的内表面、第二沟槽(4)的内表面及外延层(2)的上表面形成第一介质层，在第一介质层之上沉积第一多晶硅层；去除位于外延层(2)的上表面的第一介质层及位于外延层(2)的上表面的第一多晶硅层，保留第一沟槽(3)和第二沟槽(4)之内的第一介质层和第一多晶硅层；步骤S22.刻蚀除去位于第二沟槽(4)内的上部区域的第一介质层和第一多晶硅层，留下第二沟槽(4)内的下部区域的第一介质层区块三(403)及第一多晶硅层区块三(404)；在第二沟槽(4)内沉积顶部介质层(405)，顶部介质层(405)和第一介质层区块三(403)将第一多晶硅层区块三(404)封闭包围。3.根据权利要求1所述的具备静电保护能力的屏蔽栅沟槽MOSFET器件的制作方法，其特征在于，所述步骤S3包括：步骤S31.在外延层(2)的上表面以及第二沟槽(4)的侧壁通过热氧化工艺形成氧化层(5)；之后于外延层(2)之上的氧化层(5)的表面以及第二沟槽(4)之内的氧化层(5)之间形成第二多晶硅层(6)；步骤S32.使用掩膜层在第一沟槽(3)旁侧的第二多晶硅层(6)中保留第二多晶硅层区块一(7)；在第二多晶硅层区块一(7)以外的其他区域去除位于外延层(2)的上表面的氧化层(5)和位于外延层(2)上方的第二多晶硅层(6)，保留位于第二沟槽(4)的侧壁的氧化层(5)作为栅氧化层(501)，对第二...

【专利技术属性】
技术研发人员：徐彩云，
申请(专利权)人：无锡惠芯半导体有限公司，
类型：发明
国别省市：