碳化硅沟槽MOSFET器件及制备方法技术

本发明专利技术属于功率半导体器件技术领域，具体涉及一种碳化硅沟槽MOSFET器件及其制备方法。本发明专利技术相对于传统的沟槽型碳化硅MOSFET，去掉了其N型碳化硅衬底，在器件源区一侧引入了第一N型碳化硅缓冲层，在器件漏区一侧引入了第二N型碳化硅缓冲层，并且在器件漏区一侧引入了P型多晶硅/N型碳化硅异质结以及不相连的P型区域。所述器件结构可以使沟槽型碳化硅MOSFET在获得大的正反向对称耐压的同时，具有较小的正向导通压降。此外，为了进一步解决该器件栅氧化层可靠性问题及栅漏电容较大问题，给出了几种相应的衍生结构。给出了几种相应的衍生结构。给出了几种相应的衍生结构。

【技术实现步骤摘要】
碳化硅沟槽MOSFET器件及制备方法


[0001]本专利技术属于功率半导体器件
，具体涉及一种碳化硅沟槽MOSFET器件及其制备方法。

技术介绍

[0002]逆变器是将直流电转换为交流电的器件，其应用场景比较广泛，比如光伏逆变器、不间断电源、轨道交通和无轨电车、变频器等。多电平逆变器具有低损耗、低噪声以及输出波形接近正弦波等优良特性，因此其应用场景更加广阔。矩阵逆变器是一种新型的电力转换器，它可以直接实现交流
‑
交流的转换。与传统的交流
‑
直流
‑
交流变频方式相比，矩阵逆变器不需要直流电容进行中间储能，提高了整个系统的可靠性，并且降低了成本。
[0003]具有正反向导通能力和阻断能力的双向开关是多电平逆变器和矩阵逆变器的核心器件。逆阻型绝缘栅双极型晶体管(RB
‑
IGBT)是一种具有双向阻断能力的新型IGBT，将两个RB
‑
IGBT反向并联便可以构成一个双向开关。传统的双向开关通常由两个普通IGBT和两个快恢复二极管构成，与之相比，由RB
‑
IGBT构成的双向开关元件数目更少，导通损耗更低。常规的RB
‑
IGBT通常采用非穿通型(NPT)结构，这种结构的IGBT漂移区较长，因此电流拖尾严重，关断损耗较大。如何降低双向开关的功率损耗是目前的研究热点之一。
[0004]碳化硅作为第三代半导体材料的典型代表之一，具有禁带宽度大、电子饱和漂移速度高、热导率高等优良特性。与相同耐压等级的IGBT相比，碳化硅MOSFET拥有更低的导通压降和关断损耗。因此，如果碳化硅MOSFET能够实现双向阻断，其性能相比RB
‑
IGBT会优越很多。图1是传统的沟槽型碳化硅MOSFET，该结构具备较大的正向阻断能力和较低的导通压降。然而，该结构并不具备反向阻断能力。

技术实现思路

[0005]本专利技术的目的是为了解决如何让沟槽型碳化硅MOSFET具备大的正反向对称耐压，以及如何降低其导通压降的问题。传统的沟槽型碳化硅MOSFET如图1所示，并不具备反向阻断能力。本专利技术提出了三种技术方案。技术方案1如图2所示，本技术方案中去掉了传统的沟槽型碳化硅MOSFET结构中的碳化硅衬底，在源区一侧引入了第一N型碳化硅缓冲层，在漏区一侧引入了第二N型碳化硅缓冲层，并且在第二N型碳化硅缓冲层中引入了不相邻分布的P型区域，同时引入了P型多晶硅区域从而形成P型多晶硅/N型碳化硅异质结，其中P型区域和P型多晶硅区域都与漏极金属直接相接。该器件结构使沟槽型碳化硅MOSFET获得了大的正反向对称耐压，同时获得了较低的正向导通压降。技术方案2如图3所示，技术方案2中也去掉了传统的沟槽型碳化硅MOSFET结构中的碳化硅衬底，在源区一侧引入了第一N型碳化硅缓冲层，在漏区一侧引入了第二N型碳化硅缓冲层，与技术方案1不同的地方是其器件背部结构，在本技术方案中，P型区域并不直接与漏极金属相接，而是浮空在第二N型碳化硅缓冲层中，同时，相比于技术方案1，P型多晶硅区域的位置也发生了一定的变化，即P型多晶硅区域的位置与P型区域相对应，但宽度略小于P型区域，这使得器件在反向阻断时的漏电流进
一步减小，同时具备较低的正向导通压降。技术方案3如图4所示，技术方案3中也去掉了传统的沟槽型碳化硅MOSFET结构中的碳化硅衬底，在源区一侧引入了第一N型碳化硅缓冲层，在漏区一侧引入了第二N型碳化硅缓冲层，与前两种技术方案有所不同的是，本技术方案中P型多晶硅区域在第二N型碳化硅缓冲层中经过刻蚀形成刻蚀槽之后通过淀积工艺形成的。本专利技术还提供了三种技术方案中器件的制备方法，制作工艺简单可控，与现有工艺兼容性强。
[0006]一、技术方案1：
[0007]一种碳化硅逆阻型沟槽MOSFET器件，其半元胞结构包括从下至上依次层叠设置的背部漏极金属1、第二N型碳化硅缓冲层21、N型碳化硅外延层3，
[0008]N型碳化硅外延层3的上方为栅极9和第一N型碳化硅缓冲层11，第一N型碳化硅缓冲层11上方为第一P型基区4，第一P型基区4上方为第一P型源区5和第一N型源区7，第一P型源区5和第一N型源区7左右相接，源极金属6分别与第一P型源区5和部分第一N型源区7上下相接；
[0009]栅极9和N型碳化硅外延层3之间、栅极9和第一N型源区7之间、栅极9和第一P型基区4之间、栅极9和第一N型碳化硅缓冲层11之间都设有栅介质层10；
[0010]第二N型碳化硅缓冲层21中具有不相连的P型区域12；P型区域12的下方与背部漏极金属1之间形成欧姆接触；相邻P型区域12之间设置P型多晶硅区域13，P型多晶硅区域13上表面与第二N型碳化硅缓冲层21相接，下表面与背部漏极金属1相接。
[0011]作为优选方式，在栅介质层10下方设置有P型埋层14，如图5所示。
[0012]作为优选方式，在所述栅介质层10下方设置有屏蔽栅15及其右侧的屏蔽栅介质层16，屏蔽栅介质层16下方为P型埋层14，如图6所示。
[0013]作为优选方式，所有碳化硅材料替换为材料A，A选自氮化镓，氧化镓、氮化硼、硅材料其中一种，并且多晶硅材料替换为材料B，并且B材料的禁带宽度小于A材料的禁带宽度。
[0014]作为优选方式，所述的一种碳化硅MOSFET，其正面的半元胞结构包括从下至上依次层叠设置的背部漏极金属1、第二N型碳化硅缓冲层21、N型碳化硅外延层3，
[0015]N型碳化硅外延层3的上方为第一N型碳化硅缓冲层11，第一N型碳化硅缓冲层11上方为栅介质层10，栅介质层10内部为栅极9，栅介质层10右侧为第一P型基区4，第一P型基区4的左边与栅介质层10接触、左上表面与第一N型源区7接触、右上表面与第一P型源区5接触、下部与第一N型碳化硅缓冲层11接触，第一P型源区5上方为源极金属6；源极金属6覆盖第一N型源区7的上表面和右表面，
[0016]第二N型碳化硅缓冲层21中具有不相连的P型区域12；P型区域12的下方与背部漏极金属1之间形成欧姆接触；相邻P型区域12之间设置P型多晶硅区域13，P型多晶硅区域13上表面与第二N型碳化硅缓冲层21相接，下表面与背部漏极金属1相接。
[0017]作为优选方式，如图12，所述的一种碳化硅MOSFET，其正面的元胞结构包括从下至上依次层叠设置的背部漏极金属1、第二N型碳化硅缓冲层21、N型碳化硅外延层3，
[0018]N型碳化硅外延层3的上方为第一N型碳化硅缓冲层11，第一N型碳化硅缓冲层11上方中部为栅极9，栅介质层10，第一N型碳化硅缓冲层11上方左部为第二P型源区51，第二P型源区51右侧为第二N型源区71和第二P型基区41,第二N型源区71和第二P型基区41上下相接，栅极9的右侧为第三P型源区52,第三P型源区52向左延伸至栅极9中部，第三P型源区52
右侧为第三N型源区72和第三P型基区42,第三N型源区72和第三P型基区42上下相接，栅极9和第二N型源区71之本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅沟槽MOSFET器件，其半元胞结构包括从下至上依次层叠设置的背部漏极金属(1)、第二N型碳化硅缓冲层(21)、N型碳化硅外延层(3)，N型碳化硅外延层(3)的上方为栅极(9)和第一N型碳化硅缓冲层(11)，第一N型碳化硅缓冲层(11)上方为第一P型基区(4)，第一P型基区(4)上方为第一P型源区(5)和第一N型源区(7)，第一P型源区(5)和第一N型源区(7)左右相接，源极金属(6)分别与第一P型源区(5)和部分第一N型源区(7)上下相接；栅极(9)和N型碳化硅外延层(3)之间、栅极(9)和第一N型源区(7)之间、栅极(9)和第一P型基区(4)之间、栅极(9)和第一N型碳化硅缓冲层(11)之间都设有栅介质层(10)；其特征在于：第二N型碳化硅缓冲层(21)中具有不相连的P型区域(12)；P型区域(12)的下方与背部漏极金属(1)之间形成欧姆接触；相邻P型区域(12)之间设置P型多晶硅区域(13)，P型多晶硅区域(13)上表面与第二N型碳化硅缓冲层(21)相接，下表面与背部漏极金属(1)相接。2.一种碳化硅沟槽MOSFET器件，其半元胞结构包括从下至上依次层叠设置的背部漏极金属(1)、第二N型碳化硅缓冲层(21)、N型碳化硅外延层(3)，N型碳化硅外延层(3)的上方为栅极(9)和第一N型碳化硅缓冲层(11)，第一N型碳化硅缓冲层(11)上方为第一P型基区(4)，第一P型基区(4)上方为第一P型源区(5)和第一N型源区(7)，第一P型源区(5)和第一N型源区(7)左右相接，源极金属(6)分别与第一P型源区(5)和部分第一N型源区(7)上下相接；栅极(9)和N型碳化硅外延层(3)之间、栅极(9)和第一N型源区(7)之间、栅极(9)和第一P型基区(4)之间、栅极(9)和第一N型碳化硅缓冲层(11)之间都设有栅介质层(10)；其特征在于：第二N型碳化硅缓冲层(21)中具有不相连的P型区域(12)；P型区域(12)的下方与背部漏极金属(1)之间没有形成接触，在第二N型碳化硅缓冲层(21)中完全浮空；P型多晶硅区域(13)位于P型区域(12)的下方，且宽度比P型区域(12)小。3.一种碳化硅沟槽MOSFET器件，其半元胞结构包括从下至上依次层叠设置的背部漏极金属(1)、第二N型碳化硅缓冲层(21)、N型碳化硅外延层(3)，N型碳化硅外延层(3)的上方为栅极(9)和第一N型碳化硅缓冲层(11)，第一N型碳化硅缓冲层(11)上方为第一P型基区(4)，第一P型基区(4)上方为第一P型源区(5)和第一N型源区(7)，第一P型源区(5)和第一N型源区(7)左右相接，源极金属(6)分别与第一P型源区(5)和部分第一N型源区(7)上下相接；栅极(9)和N型碳化硅外延层(3)之间、栅极(9)和第一N型源区(7)之间、栅极(9)和第一P型基区(4)之间、栅极(9)和第一N型碳化硅缓冲层(11)之间都设有栅介质层(10)；其特征在于：P型多晶硅区域(13)在第二N型碳化硅缓冲层(21)中不相连；P型区域(12)也在第二N型碳化硅缓冲层(21)中不相连；P型多晶硅区域(13)上表面与P型区域(12)相接触、下表面与背部漏极金属(1)相接触。4.根据权利要求1或2或3所述的一种碳化硅MOSFET，其特征在于：在栅介质层(10)下方设置有P型埋层(14)。5.根据权利要求1或2或3所述的一种碳化硅MOSFET，其特征在于...

【专利技术属性】
技术研发人员：张金平，王鹏蛟，吴庆霖，刘竞秀，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：