MOS晶体管及利用离子注入提高源漏掺杂浓度的方法技术

本发明专利技术提供了一种MOS晶体管及利用离子注入提高源漏掺杂浓度的方法，该MOS晶体管包括具有栅极的衬底；源漏区，位于所述栅极的两侧；所述源漏区包括第一区域以及位于其上方的第二区域，所述第一区域为采用离子注入方式形成；所述第二区域为在所述第一区域上采用预非晶化注入(PAI)以及离子注入形成。该MOS晶体管中在源漏区的表层区域形成第二区域，并且该第二区域为在第一区域上进行预非晶化注入(PAI)以及离子注入形成，可提高源漏掺杂浓度。可提高源漏掺杂浓度。可提高源漏掺杂浓度。

【技术实现步骤摘要】
MOS晶体管及利用离子注入提高源漏掺杂浓度的方法


[0001]本专利技术涉及集成电路加工制造
，具体涉及一种MOS晶体管及利用离子注入提高源漏掺杂浓度的方法。

技术介绍

[0002]金属氧化物场效应管(MOS管)的性能对整个集成电路设计好坏具有决定性的影响，在MOS工艺中形成源漏区时，离子注入是最常见的方法，为了提高MOS管的性能，需提高源漏中杂质离子的掺杂浓度。当半导体一侧掺杂浓度足够高时，半导体与金属接触耗尽区将非常窄，电子主要是场发射(Field Emission)，在导带底或接近导带底处，电子能够直接发生隧穿，从而在后段工艺中可以有效的降低源漏接触界面处接触电阻率。
[0003]现有离子注入工艺下，若直接注入过多的杂质离子，由于晶格中缺少足够的空位，且往往处于半导体晶格的间隙位置，被注入杂质离子无法得到充分激活，不仅对载流子的输运没有贡献，而且也造成大量损伤。

技术实现思路

[0004]本专利技术的主要目的在于提供一种MOS晶体管及利用离子注入提高源漏掺杂浓度的方法，该MOS晶体管中在源漏区的表层区域形成第二区域，并且该第二区域为在第一区域上进行预非晶化注入(PAI)以及离子注入形成，即在第二次离子注入之前，先用Ge/As/Si预非晶化注入(PAI)进行表面非晶化处理，然后再进行掺杂离子注入，此时掺杂原子与原晶格原子有相同的概率占据晶格原点，掺杂原子比未非晶化注入前有更多的机会占据晶格原点，然后再进行源漏退火，修复晶格结构同时激活了掺杂原子，可提高源漏掺杂浓度，以解决现有技术中MOS晶体管中的被注入杂质离子无法得到充分激活的技术问题。
[0005]根据一种或多种实施例，一种MOS晶体管包括：
[0006]具有栅极的衬底；
[0007]源漏区，位于所述栅极的两侧；
[0008]所述源漏区包括第一区域以及位于其上方的第二区域，所述第一区域为采用离子注入方式形成；所述第二区域为在所述第一区域上采用预非晶化注入(PAI)以及离子注入形成。
[0009]根据一种或多种实施例，一种利用离子注入提高源漏掺杂浓度的方法包括以下步骤：
[0010]提供具有栅极的衬底；
[0011]对所述栅极两侧的形成源漏区域进行第一次离子注入；
[0012]进行第一次退火激活处理，形成第一区域；
[0013]至少进行一次如下操作：对所述第一区域进行预非晶化注入(PAI)；对所述第一区域进行第二次离子注入；进行第二次退火激活处理，以形成第二区域。
附图说明
[0014]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0015]图1为本专利技术实施例中利用离子注入提高源漏掺杂浓度的方法的流程框图；
[0016]图2a～图2f为本专利技术实施例中利用离子注入提高源漏掺杂浓度的方法的流程示意图。
[0017]图中：
[0018]100、衬底；200、栅极；300、栅极介质层；400、源漏区；500、第二区域。
具体实施方式
[0019]下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0020]图2f示出了本专利技术的一种构思中MOS晶体管的部分截面图。
[0021]参考图2f，在衬底100的上方形成栅极200；衬底100可以为硅衬底。
[0022]栅极介质层300位于栅极200和衬底100之间，栅极介质层300的材料可以为二氧化硅。
[0023]源漏区400位于栅极200的两侧。
[0024]源漏区400可以采用对栅极200两侧的形成源漏区域进行离子注入的方式形成。
[0025]第一区域和第二区域500共同形成源漏区400；其中，第二区域500位于第一区域上方，第一区域可以采用离子注入方式形成；第二区域500可以采用对第一区域进行预非晶化注入(PAI)以及离子注入的方式形成。
[0026]预非晶化注入(PAI)的材料可以为锗(Ge)、砷(As)或硅(Si)。
[0027]作为本专利技术的一种构思，第二区域500的离子掺杂浓度由下至上呈梯度递增，也即沿第二区域500的高度方向依次递增。
[0028]作为本专利技术构思的一种实施方式，MOS晶体管为PMOS晶体管，源漏区400的注入离子可以为硼(B)、铝(Al)、镓(Ga)或铟(In)。
[0029]作为本专利技术构思的另一种实施方式，MOS晶体管为NMOS晶体管，源漏区400的注入离子可以为磷(P)、砷(As)、锑(Sb)或铋(Bi)。
[0030]图1示出了本专利技术的一种构思中利用离子注入提高源漏掺杂浓度的方法的流程框图；图2a～图2f示出了利用离子注入提高源漏掺杂浓度的一种实施例的各个阶段。
[0031]参考图2a，在衬底100的上方形成有栅极200；衬底100可以为硅衬底。
[0032]栅极介质层300形成在栅极200和衬底100之间，栅极介质层300的材料可以为二氧化硅。
[0033]栅极200以及栅极介质层300的形成可以采用现有技术中的常规工艺。
[0034]参考图2b，对栅极200两侧的形成源漏区域进行第一次离子注入。
[0035]参考图2c，第一次离子注入后执行第一次退火激活处理，从而在栅极200的两侧形
成第一区域，在未进行后续处理操作之前，该第一区域形成源漏区400。
[0036]第一次退火激活处理可以采用快速热处理(RTP)工艺、高温尖峰退火激活(SPIKE)工艺或激光退火工艺。
[0037]作为本专利技术构思的一种实施方式，MOS晶体管为PMOS晶体管，源漏区400的注入离子可以为硼(B)、铝(Al)、镓(Ga)或铟(In)。
[0038]作为本专利技术构思的另一种实施方式，MOS晶体管为NMOS晶体管，源漏区400的注入离子可以为磷(P)、砷(As)、锑(Sb)或铋(Bi)。
[0039]在本专利技术构思的实施例中，以P离子为第一次注入离子进行说明，第一次离子注入的剂量可以为3e
14
～3e
15
cm
‑2，能量可以为1～3kev，根据SRIM仿真，其对应的离子投影射程为35～75A。
[0040]参考图2d，对第一区域进行预非晶化注入(PAI)，预非晶化注入(PAI)的材料可以为锗(Ge)、砷(As)或硅(Si)。
[0041]在第二次离子注入之前，先采用预非晶化注入(PAI)进行表面非晶化处理，预非晶化的作用是把表面打成非晶，使晶体内部产生更多空位，然后再进行掺杂离子注入，此时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOS晶体管，其特征在于，包括：具有栅极的衬底；源漏区，位于所述栅极的两侧；所述源漏区包括第一区域以及位于其上方的第二区域，所述第一区域为采用离子注入方式形成；所述第二区域为在所述第一区域上采用预非晶化注入(PAI)以及离子注入形成。2.根据权利要求1所述的MOS晶体管，其特征在于，所述第二区域的离子掺杂浓度由下至上呈梯度递增。3.根据权利要求1或2所述的MOS晶体管，其特征在于，所述预非晶化注入(PAI)的材料为锗(Ge)、砷(As)或硅(Si)。4.根据权利要求1所述的MOS晶体管，其特征在于，所述MOS晶体管为PMOS晶体管、NMOS晶体管或CMOS晶体管。5.一种利用离子注入提高源漏掺杂浓度的方法，其特征在于，包括以下步骤：提供具有栅极的衬底；对所述栅极两侧的形成源漏区域进行第一次离子注入；进行第一次退火激活处理，形成第一区域；至少进行一次如下操作：对所述第一区域进行预非晶化注入(PAI)；对所述第一区域进行第二次离子注入；进行第二次退火激活处理，以形成第二区域。6.根据权利要求5所述的利用离子注入提高源漏掺杂浓度的方法，其特征在于，所述第二次离子注入的深度小于所述第一次离子注入的深度。7....

【专利技术属性】
技术研发人员：李梦华，罗军，许静，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：