一种能隙电压源制造技术

一种能隙电压源，由三条支路并联而成，其中：第一支路是由ＰＭＯＳ管（Ｍ↓［３］）和启动电阻（Ｒｓ）串联而成；第二支路是由一ＰＭＯＳ管（Ｍ↓［２］）和一ＮＰＮ管（Ｔ↓［２］）串联而成；第三支路是由一ＰＭＯＳ管（Ｍ↓［１］）、一电阻（Ｒ↓［１］）和一ＮＰＮ管（Ｔ↓［１］）依次串联而成，又：在第一支路和第二支路之间且位于启动电阻（Ｒｓ）上跨接一ＮＰＮ管（Ｔ↓［３］）；ＮＰＮ管（Ｔ↓［１］）的发射极和ＮＰＮ管（Ｔ↓［３］）的发射极分别连接一电阻（Ｒ↓［２］）；ＰＭＯＳ管（Ｍ↓［１］）和ＰＭＯＳ管（Ｍ↓［２］）构成比例电流源，由ＰＭＯＳ管（Ｍ↓［３］）偏置；ＮＰＮ管（Ｔ↓［１］）的集电极与基极短接。本发明专利技术结构简单，在保证电压源的性能的同时，只需要三路偏置电流，不仅降低了占有的芯片面积，而且节省了工作时的功耗。

An energy gap voltage source

A bandgap voltage source, is composed of three branches in parallel, wherein the first branch is composed of PMOS tube (M: 3) and the starting resistor (Rs) connected in series; the second branch is composed of a PMOS tube (M: 2) and a NPN (T: 2 in series third); the branch is composed of a PMOS tube (M: 1) and a resistor (R: 1) and a NPN (T: 1) which are connected in series in turn, and in between the first and second branch branch and at the starting resistance (Rs) of a NPN tube the cross (T: 3); NPN (T: 1) emitter and NPN tube (T: 3) of the emitter are respectively connected with a resistor (R: 2); PMOS (M: 1) and PMOS (M down the tube 2) the proportion of current source, a PMOS tube (M: 3) bias; NPN tube (T: 1) the collector and the base of short circuit. The structure of the invention is simple, and only three bias current is needed while guaranteeing the performance of the voltage source, not only the chip area occupied by the utility model is reduced, but also the power consumption at work is saved.

【技术实现步骤摘要】

本专利技术涉及模拟电路中基准电压源，尤其指一种能隙电压源。
技术介绍
在模拟电路中经常需要产生低温度飘移和高电源抑制比的基准电压源，能隙电压源(bandgap)是其中的非常成熟的一种高性能基准电压源。目前绝大多数的模拟电路芯片中都集成了能隙电压源来产生基准电压。 因此，针对能隙电压源的电路结构，业内已形成了其诸多的实施方案。 然而，以更小的成本和功耗来实现能隙电压源，也是本申请人致力研究的内容之一。
技术实现思路
本专利技术的目的在于提供一种结构简单、低成本和低功耗的能隙电压源。 本专利技术所提供的一种采用BiCMOS工艺制造的能隙电压源，其特征在于它由三条支路并联而成，其中第一支路是由PMOS管M3和启动电阻Rs串联而成；第二支路是由一PMOS管M2和一NPN管T2串联而成；第三支路是由一PMOS管M1、一电阻R1和一NPN管T1依次串联而成，又在第一支路和第二支路之间且位于启动电阻Rs上夸接一NPN管T3；NPN管T1的发射极和NPN管T3的发射极分别连接一电阻R2；PMOS管M1和PMOS管M2构成比例电流源，由PMOS管M3偏置；NPN管T1的集电极与基极短接。 在上述的能隙电压源中，由PMOS管M3偏置PMOS管M1和PMOS管M2构成的比例电流源所产生的比例电流I2∶I1＝n∶1。 在上述的能隙电压源中，NPN管T1和NPN管T2发射区面积比为m∶1。 在上述的能隙电压源中，在启动电阻Rs和NPN管T3上加入一开关NMOS管M4。 在上述的能隙电压源中，NPN管T3可替换为NMOS管。 本专利技术同时提供了另一种采用Bipolar工艺制造的能隙电压源，它由三条支路并联而成，其中第一支路是由PNP管T6和启动电阻Rs串联而成；第二支路是由PNP管T5和NPN管T2串联而成；第三支路是由一PNP管T4、一电阻R1和一NPN管T1依次串联而成，又在第一支路和第二支路之间且位于启动电阻Rs上夸接一NPN管T3；NPN管T1的发射极和NPN管T3的发射极分别连接一电阻R2；PNP管T4和PNP管T5构成比例电流源，由PNP管T6偏置；NPN管T1的集电极与基极短接。 在上述的能隙电压源中，由PNP管T6偏置PNP管T4和PNP管T5构成的比例电流源所产生的比例电流I2∶I1＝n∶1。 在上述的能隙电压源中，NPN管T1和NPN管T2发射区面积比为m∶1。 在上述的能隙电压源中，在启动电阻Rs和NPN管T3上加入一开关NPN管T7。 在上述的能隙电压源中，NPN管T3可替换为NMOS管。 采用了上述的技术解决方案，即只用由六个晶体管和三个电阻组成的三条支路就构成了一个低温度漂移、高电源抑制比的能隙(bandgap)电压参考源，该结构适合于采用双极型工艺(Bipolar工艺)或者双极型-互补金属氧化物半导体工艺(BiCMOS工艺)制造。本专利技术结构简单，在保证电压源的性能的同时，只需要三路偏置电流，不仅降低了占有的芯片面积，而且节省了工作时的功耗。附图说明图1是本专利技术采用BiCMOS工艺制造的能隙电压源的电路示意图；图2是本专利技术采用Bipolar工艺制造的能隙电压源的电路示意图；图3是图1中带开关的能隙电压源的电路示意图；图4是图2中带开关的能隙电压源的电路示意图。具体实施方式如图1所示，本专利技术采用BiCMOS工艺制造的简单能隙电压源结构，由三条支路并联而成，其中 第一支路是由PMOS管M3和启动电阻Rs串联而成；第二支路是由一PMOS管M2和一NPN管T2串联而成；第三支路是由一PMOS管M1、一电阻R1和一NPN管T1依次串联而成。 NPN管T1的发射极和NPN管T3的发射极分别连接一电阻R2。 NPN管T1的集电极与基极短接，上接电阻R1。 在第一支路和第二支路之间且位于启动电阻Rs上夸接一NPN管T3或者NMOS管，当电压源启动正常工作后，通过该NPN管T3或者NMOS管短路该启动电阻Rs，使得电压源正常工作。 如图2所示，本专利技术采用Bipolar工艺制造的简单能隙电压源结构，由三条支路并联而成，其中第一支路是由PNP管T6和启动电阻Rs串联而成；第二支路是由PNP管T5和NPN管T2串联而成；第三支路是由一PNP管T4、一电阻R1和一NPN管T1依次串联而成。 NPN管T1的发射极和NPN管T3的发射极分别连接一电阻R2。 NPN管T1的集电极与基极短接，上接电阻R1。 在第一支路和第二支路之间且位于启动电阻Rs上夸接一NPN管T3或者NMOS管，当电压源启动正常工作后，通过该NPN管T3或者NMOS管短路该启动电阻Rs，使得电压源正常工作。 上述两种能隙电压源中，无论是第一种PMOS管M1和PMOS管M2构成比例电流源，由PMOS管M3偏置，产生的比例电流I2∶I1＝n∶1；还是第二种PNP管T4和PNP管T5构成比例电流源，由PNP管T6偏置，产生的比例电流I2∶I1＝n∶1；电流I1和I2流经发射区面积比为m∶1的T1和T2产生ΔVBE，ΔVBE=KTqln(m·n)]]>其中K为玻尔兹曼常数，T为温度，q为电子的电荷量，ln为取对数符号。 ΔVBE在R2上产生电流IR2＝ΔVBE/R2＝I1。 所以输出基准电压为Vref=VBE+I1·R1=VBE+R1R2·ΔVBE]]>输出基准电压对温度求微分∂Vref∂T=∂VBE∂T+R1R2·∂ΔVBE∂T=∂VBE∂T+R1R2·Kq·ln(m·n)]]> 只要R1R2=-∂VBE∂T/[Kqln(m·n)],]]>就使得∂Vref∂T=0,]]>即只要选择适当的比例电阻R1、R2，就实现了输出基准电压零温度系数的目的。 本专利技术提出的能隙电压源结构中，Rs是启动电阻，用于保证能隙电压源在上电后能够正常启动。当能隙电压源正常工作以后，三极管T3导通，短路启动电阻，保证能隙电压源正常工作。三极管T3的作用除了短路启动电阻外，还起到偏置三极管T2的集电极电压作用，保证T2的集电极电压近似等于T1的集电极电压，使得T1和T2的工作状态相同，提高能隙电压源的性能。 本专利技术还提出的能隙电压源在基本结构上只需要在启动电阻Rs和T3上加入一个开关NMOS管M4(参见图3)，或在启动电阻Rs和T3上加入一个开关NPN管T7(参见图4)，使得在不工作时可以关闭能隙电压源，将功耗降到零。 本专利技术在用3um BiCMOS工艺和2um Bipolar工艺实现了所提出的结构，实验结果表明，本专利技术的达到本文档来自技高网...

【技术保护点】
一种能隙电压源，其特征在于：它由三条支路并联而成，其中：第一支路是由一ＰＭＯＳ管（Ｍ↓［３］）和一启动电阻（Ｒｓ）串联而成；第二支路是由一ＰＭＯＳ管（Ｍ↓［２］）和一ＮＰＮ管（Ｔ↓［２］）串联而成；第三支路是由一ＰＭＯＳ管（Ｍ↓［１］）、一电阻（Ｒ↓［１］）和一ＮＰＮ管（Ｔ↓［１］）依次串联而成，又：在第一支路和第二支路之间且位于启动电阻（Ｒｓ）上夸接一ＮＰＮ管（Ｔ↓［３］）；ＮＰＮ管（Ｔ↓［１］）的发射极和ＮＰＮ管（Ｔ↓［３］）的发射极分别连接一电阻（Ｒ↓［２］）；ＰＭＯＳ管（Ｍ↓［１］）和ＰＭＯＳ管（Ｍ↓［２］）构成比例电流源，由ＰＭＯＳ管（Ｍ↓［３］）偏置；和ＮＰＮ管（Ｔ１）的集电极与基极短接。

【技术特征摘要】
书所限定的本发明并非一定得限于所说明的具体特征或功用。相反，这些具体特征和功用只是作为所要求保护的本发明的示范性实施方式加以披露的。权利要求1.一种能隙电压源，其特征在于它由三条支路并联而成，其中第一支路是由一PMOS管(M3)和一启动电阻(Rs)串联而成；第二支路是由一PMOS管(M2)和一NPN管(T2)串联而成；第三支路是由一PMOS管(M1)、一电阻(R1)和一NPN管(T1)依次串联而成，又在第一支路和第二支路之间且位于启动电阻(Rs)上夸接一NPN管(T3)；NPN管(T1)的发射极和NPN管(T3)的发射极分别连接一电阻(R2)；PMOS管(M1)和PMOS管(M2)构成比例电流源，由PMOS管(M3)偏置；和NPN管(T1)的集电极与基极短接。2.根据权利要求1所述的能隙电压源，其特征在于所述的由PMOS管(M3)偏置PMOS管(M1)和PMOS管(M2)构成的比例电流源所产生的比例电流I2∶I1＝n∶1。3.根据权利要求2所述的能隙电压源，其特征在于所述NPN管(T1)和NPN管(T2)发射区面积比为m∶1。4.根据权利要求1所述的能隙电压源，其特征在于在所述的启动电阻(Rs)和NPN管(T3)上加入一开关NMOS管(M4)。5....

【专利技术属性】
技术研发人员：周伟雄，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：31[中国|上海]